具有抗背溅镀层的半导体元件及其制备方法技术

技术编号:41746107 阅读:20 留言:0更新日期:2024-06-21 21:32
本申请公开一种半导体元件及其制备方法。半导体元件包括:基底,包括密集区及松散区;多个第一、第二导电特征,分别设于密集区及松散区上;多个抗背溅镀层、第二硬遮罩结构,分别设置于第一、第二导电特征上;多个第一硬遮罩结构,设置于抗背溅镀层上。抗背溅镀层对第一硬遮罩结构有蚀刻选择性。第一硬遮罩结构的相邻一对之间的距离小于第二硬遮罩结构的相邻一对之间的距离。第一硬遮罩结构的厚度与抗背溅镀层的厚度比在约10:1~约20:1。第一硬遮罩结构分别包括:第一底层硬遮罩层,设于抗背溅镀层上;第一顶层硬遮罩层及第一侧壁硬遮罩层,设于第一底层硬遮罩层上,后者还与第一顶层硬遮罩层相邻,前者对第一底层硬遮罩层具蚀刻选择性。

【技术实现步骤摘要】

本公开内容关于一种半导体元件及其制备方法,特别涉及一种具有抗背溅镀层的半导体元件及其制备方法


技术介绍

1、半导体元件被用于各种电子应用,如个人电脑、移动电话、数码相机以和其他电子装置。半导体元件的尺寸正在不断缩小,以满足日益增长的计算能力的需求。然而,在缩小尺寸的工艺中出现了各种问题,而且这种问题在不断增加。因此,在实现提高品质、产量、性能以及可靠性和降低复杂性方面仍然存在挑战。

2、上文的“现有技术”说明仅提供
技术介绍
,并未承认上文的“现有技术”说明揭示本公开的标的,不构成本公开的现有技术,且上文的“现有技术”的任何说明均不应作为本公开的任一部分。


技术实现思路

1、本公开的一个方面提供一种半导体元件,包括一基底,该基底包括一密集区及一松散区;多个第一导电特征及多个第二导电特征,分别设置于该密集区及该松散区上;多个抗背溅镀层,设置于该多个第一导电特征上;多个第一硬遮罩结构,设置于该多个抗背溅镀层上;以及多个第二硬遮罩结构,设置于该多个第二导电特征上。该多个抗背溅镀层对该多个第一硬遮罩结构具有本文档来自技高网...

【技术保护点】

1.一种半导体元件,包括:

2.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层的一厚度大于该第一底层硬遮罩层的一厚度。

3.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层的一厚度大于该多个抗背溅镀层的该厚度。

4.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层该第一侧壁硬遮罩层包括相同的材料。

5.如权利要求1所述的半导体元件,其中该多个抗背溅镀层对该第一硬遮罩层具有蚀刻选择性。

6.如权利要求1所述的半导体元件,其中该多个抗背溅镀层对该第一侧壁硬遮罩结构具有蚀刻选择性。

7.如权利要求1所述的半导...

【技术特征摘要】

1.一种半导体元件,包括:

2.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层的一厚度大于该第一底层硬遮罩层的一厚度。

3.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层的一厚度大于该多个抗背溅镀层的该厚度。

4.如权利要求1所述的半导体元件,其中该第一顶层硬遮罩层该第一侧壁硬遮罩层包括相同的材料。

5.如权利要求1所述的半导体元件,其中该多个抗背溅镀层对该第一硬遮罩层具有蚀刻选择性。

6.如权利要求1所述的半导体元件,其中该多个抗背溅镀层对该第一侧壁硬遮罩结构具有蚀刻选择性。

7.如权利要求1所述的半导体元件,其中该多个第一导电特征对该第一顶层硬遮罩层具有蚀刻选择性。

...

【专利技术属性】
技术研发人员:黄则尧
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1