根据本发明，可以获得如下结构的存储器模块，即在ＩＯ芯片上层叠多个ＤＲＡＭ芯片，各ＤＲＡＭ芯片和ＩＯ芯片通过贯通电极而连接，并且由ＩＯ芯片对系统数据信号和各ＤＲＡＭ芯片的内部数据信号进行相互转换。利用该结构，可以缩短多个ＤＲＡＭ芯片间的布...

冗余控制电路包含冗余译码器（４）和译码器抑制器电路（６）。冗余译码器包含对应于被预先激活的多个确定信号（４３）的多个熔丝电路，并且多个熔丝电路中的每一个都包含多个熔丝部分，而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号...

本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路（１０３），保持向存储单元阵列（１０１－１）的存储单元的写入数据；比较器（ＣＣＭＰＮ），将来自于保持电路（１...

当命令输入到半导体存储器时，相应于该命令将次级阈值电流减小至预定值。在完成减小次级阈值电流后，半导体存储器相应于该命令开始操作。

本发明提供一种具有电路规模小、稳定进行动作的字线驱动电路的半导体存储装置。具有：向第１电位驱动字线信号（１５）的第１驱动电路（１１）；向第２电位驱动字线信号（１５）的第２驱动电路（１２）；向第３电位驱动字线信号（１５）的第３驱动电路（１...

一种半导体存储装置。具有搭载了ＢＩＳＴ电路，对监视比特区域按每刷新周期进行读出、写入，从而按该刷新周期来测量错误率（错误计数）的错误率测量电路，具有进行刷新周期的延长、缩短控制，从而获得规定错误率的控制电路。ＢＩＳＴ电路给出内部指令、内...

一种刷新周期产生电路，产生刷新ＤＲＡＭ单元时的刷新周期，其构成具有：以对环境温度具有温度依赖性的频率进行振荡的振荡电路部；对该振荡电路部的振荡输出进行分频的分频电路；检测环境温度的温度检测器；以及根据该温度检测器的输出，可切换地选择输出...

一种半导体存储装置，具有进行如下控制的电路：把缺陷单元的刷新周期设得比正常单元的刷新周期短，在输入的控制信号为某第１值时，在对与刷新指令对应而生成的第１地址的单元进行刷新时，在根据在刷新冗长ＲＯＭ中预先程序化了的信息，预定的规定比特的值...

一种实现相变元件的保持特性的改善的相变存储器及其刷新方法。利用属于ＤＲＡＭ接口互换的存储器这一点，设置被给予与读出.写入次数对应的应力的假单元（１０９，１１０），由比较电路（１１１，１１２）检出该假单元的相变元件的阻抗值的变化，在阻抗值...

在具有冗余电路的半导体存储器件中，该冗余电路用于处理缺陷存储单元的修复，被不均匀分布的存储单元缺陷能够被有效地修复。该半导体存储器件具有多个存储块，该存储块包括多个段。用于替代段的缺陷数据的冗余存储块被物理地提供给每个存储块。冗余存储块...

一种半导体存储器使用基础基片（１０１），所述基础基片（１０１）具有命令／地址外部终端组（ＣＡ）、数据输入／输出外部终端组（ＤＱ）、以及单个芯片选择外部终端（ＣＳ），并且该半导体存储器还包括安装在基础基片（１０１）上的多个存储芯片（１１０...

本发明的半导体存储装置具有：由多个存储单元构成的一个或多个单位块；第一读出放大器列，配置在多条位线的一端侧；第二读出放大器列，配置在多条位线的另一端侧；第一开关机构，切换多条位线的一端和第一读出放大器列之间的连接状态；第二开关机构，切换...

在核心单元和接口单元为分立芯片的半导体存储装置中增加了数据传送速度。所述装置具有：多个核心芯片，在所述核心芯片中形成存储单元；以及接口芯片，在所述接口芯片中为存储单元形成外围电路。所述多个核心芯片分别具有用于临时存储要被存储单元输出的数...

在半导体器件中，内部地产生的电源电压ＶＰＰ被监视。如果内部地产生的电源电压ＶＰＰ低于下限电压，那么选择连续刷新作为双刷新操作模式。在连续刷新中，用于配对地址的双刷新被插入下一刷新周期中。通过连续刷新，抑制内部地产生的电源电压ＶＰＰ的减小。

本发明的电流限制电路，具备：包含源极被施加给定的电源电压，经由漏极而供给输出电流的第１ＰＭＯＳ晶体管，把该输出电流的大小限制在给定的限制电流的范围内的电流限制元件；以及通过进行反馈控制，使得在动作特性大体上与第１ＰＭＯＳ晶体管相同的第２...

一种数据传送操作完成检测电路，包括：第一计数器，用于响应产生读启动信号，执行移位操作；以及第二计数器，用于响应产生短脉冲串完成信号，执行移位操作；以及ＳＲ锁存电路，用于响应在第一计数器的计数值与第二计数器的计数值相匹配时产生的短脉冲串完...

一种用于半导体器件的等待时间计数器包括单循环信号发生器和命令延迟电路。该单循环信号发生器根据内部时钟信号周期性地产生第零至第ｎ基信号。该命令延迟电路包括第零至第ｎ锁存元件，而且响应第ｑ基信号（ｑ是整数，０≤ｑ≤ｎ），利用第ｐ锁存元件（ｐ...

本发明的同步型半导体存储装置，包括：时钟发生器，将外部时钟双分频，生成相位互相偏差１８０°的正相／反相时钟；命令解码器，将外部命令解码，并输出与解码结果对应的命令信号；延迟设定单元，可在外部时钟的预定的时钟周期数的范围内，选择性地设定具...

在半导体存储器件中，所述半导体存储器件包括：共享的读出放大器部分；在共享的读出放大器部分相对侧设置的存储单元部分对；在存储单元部分对和共享的读出放大器部分之间的传输门对；和构成多个位线对的位线，所述位线通过传输门对将共享的读出放大器部分...

在具有贯通电极的三维堆叠存储器中，尚未建立最佳的层布置、存储体布置、控制方法，因而希望建立最佳的方法。堆叠存储器包括存储核心层、中介层和ＩＦ芯片。通过堆叠具有相同布置的存储核心层，可以既应付非奇偶操作又应付奇偶操作。进一步，通过行地址和...