半导体存储装置制造方法及图纸

在核心单元和接口单元为分立芯片的半导体存储装置中增加了数据传送速度。所述装置具有：多个核心芯片，在所述核心芯片中形成存储单元；以及接口芯片，在所述接口芯片中为存储单元形成外围电路。所述多个核心芯片分别具有用于临时存储要被存储单元输出的数据的锁存电路单元以及用于临时存储要被输入到存储单元的数据的锁存电路单元，并且这些锁存电路单元和锁存电路单元以级联的方式连接到接口芯片。由于以级联方式连接的所述多个锁存电路单元从而能够执行流水线操作，所以变得可以实现高速数据传送。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，并且更加具体地，涉及这样的半导体存储装置，在所述半导体存储装置中，分立芯片用于形成其中形成了存储单元的核心单元，并且用于形成其中为存储单元形成了外围电路的接口单元。
技术介绍
如通过DRAM(动态随机存取存储器)表示的那样的半导体存储装置的存储密度近年来正在增加，并且高速同样是所需要的。主要通过存储单元的小型化和芯片尺寸的增加，迄今为止已实现了存储密度的增加。然而，存储单元的尺寸减少存在一定的物理限制，并且芯片尺寸的增加降低了生产率而且阻碍了速度增加。为了从根本上解决上述问题，提议了下述方法使用分立芯片用于以存储单元的方式形成的核心部件以及以存储单元的外围电路的方式形成的接口部件(见日本专利申请公开号2004-327474)。根据这种方法，具有传统一个芯片的半导体存储装置被分成多个芯片。因此，能够显著减少一个芯片的尺寸。所以，根据这种方法，有望能够实现较大的密度，同时保证高生产率。当使用分立芯片形成核心部件和接口部件时，能够在存储器过程中制造核心芯片，并且能够在逻辑过程中制造接口芯片。一般而言，与存储器过程中制造的晶体管相比，逻辑过程中制造的晶体管能本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：多个核心芯片，其至少具有存储单元；以及接口芯片，其至少具有用于所述存储单元的外围电路，其中，所述多个核心芯片中的每一个进一步具有锁存电路单元，用于临时存储要被输入到所述存储单元的输入数据和要从所述存储单元输出的输出数据中的至少一个，并且提供给所述多个核心芯片中的每一个的所述锁存电路单元以级联的方式连接到所述接口芯片。

【技术特征摘要】
JP 2005-5-25 2005-1520771.一种半导体存储装置，包括多个核心芯片，其至少具有存储单元；以及接口芯片，其至少具有用于所述存储单元的外围电路，其中，所述多个核心芯片中的每一个进一步具有锁存电路单元，用于临时存储要被输入到所述存储单元的输入数据和要从所述存储单元输出的输出数据中的至少一个，并且提供给所述多个核心芯片中的每一个的所述锁存电路单元以级联的方式连接到所述接口芯片。2.如权利要求1所述的半导体存储装置，其中，所述多个核心芯片和所述接口芯片层叠在一起。3.如权利要求2所述的半导体存储装置，其中，所述多个核心芯片至少包括第一核心芯片和第二核心芯片，提供给所述第一和第二核心芯片的所述锁存电路单元至少经由提供给所述第一和第二核心芯片中的一个的贯穿电极相互连接。4.如权利要求2所述的半导体存储装置，其中，提供给预定核心芯片的所述锁存电路单元和提供给所述接口芯片的内电路至少经由提供给所述预定核心芯片和所述接口芯片中的一个的贯穿电极相互连接。5.如权利要求1所述的半导体存储装置，其中，提供给所述多个核心芯片中的每一个的所述锁存电路单元能够与相同的时钟信号同步地操作。6.如权利要求3所述的半导体存储装置，其中，所述多个核心芯片被分类成多个组，并且所述锁存电路单元对于每个组分开地以级联的方式连接，而且能够对于每个组以与不同的时钟信号同步的方式操作。7.如权利要求6所述的半导体存储装置，其中，两个相邻的核心芯片属于彼此不同的组。8.如权利要求7所述的半导体存储装置，其中，由属于彼此不同组的多个核心芯片组成的多个单元重复地层叠，由此布置每个组的核心芯片，以便当在层叠的方向上来看时以循环的方式出现。9.如权利要求8所述的半导体存储装置，其中，所述多个核心芯片至少包括具有每个对应于所述组的多个贯穿电极的第一核心芯片，对应于自己组的并且被提供给所述第一核心芯片的贯穿电极连接到提供给所述第一核心芯片的所述锁存电路单元，并且对应于不同组的并且被提供给所述第一核心芯片的贯穿电极不连接到提供给所述第一核心芯片的所述锁存电路单元，而是连接到所述相邻的核心芯片。10.如权利要求9所述的半导体存储装置，其中，所述多个核心芯片进一步包括相邻于所述第一核心芯片设置的第二核心芯片，其具有每个对应于所述组的多个贯穿电极，并且被提供给所述第一核心芯片的并且对应于预定组...

【专利技术属性】
技术研发人员：池田博明，佐佐木守，岩田穆，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]