具有等待时间计数器的半导体器件制造技术

一种用于半导体器件的等待时间计数器包括单循环信号发生器和命令延迟电路。该单循环信号发生器根据内部时钟信号周期性地产生第零至第ｎ基信号。该命令延迟电路包括第零至第ｎ锁存元件，而且响应第ｑ基信号（ｑ是整数，０≤ｑ≤ｎ），利用第ｐ锁存元件（ｐ是整数，０≤ｐ≤ｎ），它锁存内部命令，而且响应第ｒ基信号（ｒ是整数，０≤ｒ≤ｎ），其中如果ｑ＋ｓ≤ｎ，则ｒ＝ｑ＋ｓ，而如果ｑ＋ｓ＞ｎ，则ｒ＝ｑ＋ｓ－（ｎ＋１），ｓ是等于或者小于ｎ的自然数，通过其输出对应于等待时间超时信号的锁存内部命令。

【技术实现步骤摘要】

本专利技术涉及一种诸如半导体存储器件的半导体器件，例如，动态随机存取存储器(DRAM)器件或者包括这种半导体存储器件的器件。特别是，本专利技术涉及一种包括在半导体器件内的等待时间计数器。
技术介绍
在Ho Young Song等人编写的标题为“A1.2 Gb/s/pin Double DataRate SDRAM with On-Eie-Termination”，ISSCC 2003/SESSION17/SRAM AND DRAM/PAPER 17.8建议了一种包括在DRAM器件内的等待时间计数器。所建议的等待时间计数器适于以比另一个主要包括移位寄存器的传统等待时间计数器高的频率工作。然而，所建议的等待时间控制方法需要两个耗散大量能量的环形计数器。
技术实现思路
本专利技术的目的是提供一种具有等待时间计数器的半导体器件，与已经建议的等待时间计数器相比，该等待时间计数器可以降低功率消耗。本专利技术的一个方面提供了一种包括新颖等待时间计数器的半导体器件。配置该等待时间计数器，以利用内部时钟信号，根据预定等待时间，将内部命令保存预定周期，从而产生等待时间超时信号。该等待时间计数器包括单循环本文档来自技高网...

【技术保护点】
一种具有等待时间计数器的半导体器件，配置该等待时间计数器，以利用内部时钟信号，根据预定等待时间，将内部命令保存预定周期，从而产生等待时间超时信号，该等待时间计数器包括：　单循环信号发生器，被配置，以根据该内部时钟信号，周期性地产生第零至第ｎ基信号；以及命令延迟电路，包括第零至第ｎ锁存元件，而且被配置，以响应第ｑ基信号（ｑ是整数，０≤ｑ≤ｎ），利用第ｐ锁存元件（ｐ是整数，０≤ｐ≤ｎ），锁存内部命令，而且响应第ｒ基信号（ｒ是整数，０≤ｒ≤ｎ），其中如果ｑ＋ｓ≤ｎ，则ｒ＝ｑ＋ｓ，而如果ｑ＋ｓ＞ｎ，则ｒ＝ｑ＋ｓ－（ｎ＋１），ｓ是等于或者小于ｎ的自然数，通过其输出对应于等待时间超时信号的锁存内部命令。

【技术特征摘要】
JP 2005-10-5 2005-2923951.一种具有等待时间计数器的半导体器件，配置该等待时间计数器，以利用内部时钟信号，根据预定等待时间，将内部命令保存预定周期，从而产生等待时间超时信号，该等待时间计数器包括单循环信号发生器，被配置，以根据该内部时钟信号，周期性地产生第零至第n基信号；以及命令延迟电路，包括第零至第n锁存元件，而且被配置，以响应第q基信号(q是整数，0≤q≤n)，利用第p锁存元件(p是整数，0≤p≤n)，锁存内部命令，而且响应第r基信号(r是整数，0≤r≤n)，其中如果q+s≤n，则r＝q+s，而如果q+s＞n，则r＝q+s-(n+1)，s是等于或者小于n的自然数，通过其输出对应于等待时间超时信号的锁存内部命令。2.根据权利要求1所述的半导体器件，其中该命令延迟电路进一步包括进/出控制器，配置该进/出控制器，以根据第零至第n基信号，产生第零至第n进信号和第零至第n出信号，第q基信号对应于第p进信号，第r进信号对应于第p出信号，响应第p进信号，第p锁存元件锁存内部命令，而响应第p出信号，输出锁存内部命令。3.根据权利要求2所述的半导体器件，其中进/出控制器包括第零至第n选择器，配置该第零至第n选择器，以根据第零至第n基信号，分别产生第零至第n进信号，以使第p选择器选择第q基信号，作为第p进信号。4.根据权利要求3所述的半导体器件，预定等待时间是变量，而从该半导体器件的外部提供，该半导体器件进一步包括内部命令发生器，配置该内部命令发生器，以响应预定等待时间，发出表示s的移位信号，其中根据该移位信号，第零至第n选择器分别选择第零至第n基信号之一。5.根据权利要求4所述的半导体器件，其中p＝r。6.根据权利要求2所述的半导体器件，其中命令延迟电路进一步包括第零至第n入口门和第零至第n出口门，配置第零至第n...

【专利技术属性】
技术研发人员：藤泽宏树，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]