半导体存储器件包括利用不同行地址存取的存储板和位于相邻存储板之间的读出放大器列。该读出放大器列是位线对之一扭结的一种配置和位线对均不扭结的另一种配置的混合。如果地址分析说明存在通过一条输入／输出布线进行的存取，则不倒置输入／输出数据。如...

一种在高频动作中也能确保防止前周期的信息误取入的余量或内部时钟信号的脉冲宽度变窄的余量，实现稳定动作的同步型半导体装置。它具备：根据对由输入缓冲器输入了的时钟信号（ＰＣＬＫ）进行分频而相位不相同的第１、第２分频时钟信号，产生给定的相位差...

提供了一种非易失性存储器，该非易失性存储器包括用于提供选择电压到与非易失性存储器件串联连接的选择晶体管的字线驱动电路。在第一时段中，该字线驱动电路施加第一选择电压ＶＤＤ到所述选择晶体管的控制电极，以及在第一时段随后的第二时段中，施加高于...

一种半导体存储器件，包括：连接到数据输入／输出端ＤＱ的ＦＩＦＯ块；并行输入和输出经由数据输入／输出端ＤＱ连续地输入和输出的ｎ位数据的时分传输电路；在该时分传输电路和ＦＩＦＯ块之间执行数据传输的数据总线ＲＷＢＳ；以及设置突发长度的模式寄存...

一种半导体的输出电路，包括单位缓冲器，每个单位缓冲器具有在电源端ＶＤＤＱ和输出端ＤＱ之间连接的晶体管和电阻器，以及在电源端ＶＳＳＱ和输出端ＤＱ之间连接的晶体管和电阻器。该单位缓冲器中包括的晶体管的导通电阻值基本上相互相等，并且该单位缓冲...

能隐蔽相变存储器等的比较长的写入时间，实现随机写入的半导体存储装置及其写入方法。其具备：读数据锁存器（１０１），保持来自相变存储单元的读出数据并锁存从外部输入的写入数据；写数据锁存器（１０２），在到写入开始为止的给定循环期间保持向存储单...

一种半导体存储器件，包括：存储单元阵列，其中存储单元被分成多个存储体；高速缓存存储器，每一个用于存储通过行地址选择的字线的数据；设置寄存器，用于设置数据保持容量，以使得其中在自刷新周期期间保持数据的保持区域和其中在自刷新周期期间不保持数...

本发明涉及校准电路、半导体器件及调整半导体器件输出特性的方法。所述校准电路包括：驱动校准端ＺＱ的复制缓冲器；产生基准电压ＶＭＩＤ的基准电压发生电路；将校准端ＺＱ中出现的电压与第一基准电压ＶＭＩＤ比较的比较电路；基于通过所述比较电路进行的...

通过减少由于在存储控制器和存储模块之间的不同布线中的分支和阻抗不匹配所引起的反射信号等的影响以及由于存储模块中的数据、命令／地址和时钟的传输延迟引起的影响，可以实现高速操作的存储系统。为此，存储系统包括存储控制器和安装了ＤＲＡＭ的存储模...

一种半导体存储器装置，包括：分别与多个存储单元连接的多条位线；共同分配给所述多条位线的多条传输线；分别连接到这些传输线的读出放大器（ＳＡ１）和（ＳＡ２）；以及控制电路，该控制电路在由所述读出放大器（ＳＡ１）执行的放大操作期间使所述读出放...

提供一种每当有读出请求时可变更优先顺序的、不会占有存储总线的半导体存储装置、存储器访问控制系统及数据的读出方法。该半导体存储装置具有：主存储器，与地址建立关联并存储数据；读出请求输入部，输入读出请求，该读出请求将读出数据时参照的地址信息...

一种半导体装置，该装置具有以下数据转换功能，即，将一个周期的数据与前周期的输出数据进行比较，判断构成所述数据的全部位的半数以上是否已经切换，在所述数据的半数以上的位切换的情况下，转换所述周期的数据，并从多个输出端子输出，　　　　其特征在...

一种存储器模块，包括：　　　　模块基底；　　　　至少一个指令地址信号寄存器；　　　　在模块基底的上表面和下表面上提供的多个存储器芯片，多个存储器芯片中的每一个具有带有主动终止电路的指令地址信号终端；以及；　　　　指令地址信号线路；　　　...

一种基准电压产生电路，能降低差动放大器的偏置的影响，对应低电压化。包含电阻（Ｒ↓［０］、Ｒ↓［０］、Ｒ↓［３］）、差动放大器（Ａ↓［１］）、晶体管（Ｑ↓［１］、Ｑ↓［２］、Ｑ↓［３］），晶体管（Ｑ↓［１］、Ｑ↓［２］）的集电极与差动放大...

本发明提供一种，在半导体开关的特性试验中无需试验专用的端子便可以提高试验精度的半导体装置的试验方法。在半导体装置（１００）的特性试验时，第１输出电路对应的控制电路（１０２）把Ｐ型ＭＩＳ晶体管Ｔ↓［Ｐ１］以及Ｎ型ＭＩＳ晶体管Ｔ↓［Ｎ１］双...

提供一种系统，该系统在不增加批量生产半导体工厂中制造的纯水量的条件下能够提供几乎不包含溶解气体的纯水和包含溶解气体的纯水。在本发明中，使用纯水供应系统提供纯水，该纯水供应系统包括：用于制造具有０．４ｐｐｍ或０．４ｐｐｍ以下的溶解气体浓度...