【技术实现步骤摘要】
本专利技术涉及半导体存储装置，特别是涉及相变存储器的写入所适 用的优选方法和装置。
技术介绍
相变存储器(PRAM)是以在相变材料(Ge2Sb2Te5等)中通入电流而 产生的焦耳热来控制结晶状态来存储数据的元件。若使元件升高到熔点以上的温度而以比较快的速度对其进行冷 却，则成为高电阻的非结晶(RESET状态)状态。还有，在结晶化温度以上、熔点温度以下的温度以比较长的时间 保持、以比较慢的速度冷却的话，就成为低电阻的结晶化状态(SET状 态)。由写入脉冲来控制该高电阻和低电阻这两个结晶状态，从而存储 数据。该写入所需要的时间，特别是结晶化所需要的时间依赖于所使用的材料的结晶化时间，所以为了写入而需要某种程度的时间。该写入 时间一般在多用作相变材料的Ge2Sb2Te5等材料的场合需要数十ns 数百ns。另外，关于相变存储器(PRAM)，可以参照例如专利文献l的记载。 专利文献l:特开2005—100617号公报
技术实现思路
专利技术要解决的课题把相变元件用于半导体存储器的单元来实现DRAM(Dynamic RAM)那样的高速、随机的写入的话，向单元的写入在l时钟周期中...
【技术保护点】
一种半导体存储装置，其特征在于，具备： 存储器阵列，具备多个存储器单元；以及 进行以下控制的控制电路：从接受写入请求起，预先积蓄与１页尺寸相当的预定的循环的量的写入数据，以上述预定的循环，把上述积蓄了的多个循环的量的数据归结起来执行向单元的写入，使执行写入的比特的组合成为任意的， 使得看上去可随机写入。
【技术特征摘要】
JP 2006-12-25 2006-3477761.一种半导体存储装置，其特征在于，具备存储器阵列，具备多个存储器单元；以及进行以下控制的控制电路从接受写入请求起，预先积蓄与1页尺寸相当的预定的循环的量的写入数据，以上述预定的循环，把上述积蓄了的多个循环的量的数据归结起来执行向单元的写入，使执行写入的比特的组合成为任意的，使得看上去可随机写入。2. 如权利要求l记载的半导体存储装置，其特征在于，上述控制 电路具备按以下方式进行控制的电路在归结执行向单元的写入时， 比较前面向单元写入了的数据和上述积蓄的此次向上述单元的写入数 据，在比较的结果一致的场合，不进行写入，在不一致的场合进行写 入。3. 如权利要求l记载的半导体存储装置，其特征在于，上述控制 电路以激活(ACT)指令输入后的最初的写入指令为起点，按每个预定的 循环，生成写入脉冲，把多个向单元的写入归结起来同时进行。4. 如权利要求l记载的半导体存储装置，其特征在于， 上述控制电路具备读数据锁存器，保持来自上述单元的读出数据，并且保持输入了 的写入数据；写数据锁存器，保持向单元的写入数据；以及传送开关，控制被上述读数据锁存器保持的数据向上述写数据锁 存器的传送的有无，被上述读数据锁存器保持的数据经上述传送开关被上述写数据锁 存器存放，具备比较电路，判断被上述读数据锁存器保持的数据和被上述写数据 锁存器保持的数据是否一致，在有写入请求存在，上述比较电路的比较结果表示不一致的场合， 执行上述写数据锁存器的数据向单元的写入，在上述比较电路的比较 结果表示一致的场合，不执行写入，只对页内的必要的比特执行写入。5. —种半导体存储装置，其特征在于，具备-存储器阵列，具备多个单元；读数据锁存器，保持来自上述单元的读出数据，并且保持输入了 的写入数据；写数据锁存器，保持向单元的写入数据；以及传送开关，控制被上述读数据锁存器保持的数据向上述写数据锁 存器的传送的有无，被上述读数据锁存器保持的数据经上述传送开关被上述写数据锁 存器存放，具备-比较电路，判断被上述读数据锁存器保持的数据和被上述写数据 锁存器保持的数据是否一致；以及锁存电路，保持上述比较电路的输出，在有写入请求存在，上述比较电路的比较结果表示不一致的场合， 执行上述写数据锁存器的数据的写入，在上述比较电路的比较结果表 示一致的场合，不执行写入，只对必要的比特执行写入。6. 如权利要求5记载的半导体存储装置，其特征在于，激活(ACT) 指令输入后，在上述读数据锁存器中存放页尺寸的量的存储单元的读 出数据，被上述读数据锁存器取入了的数据在进行读、写动作之前被 传送到上述写数据锁存器，在上述读数据锁存器和写数据锁存器中存 放同一数据。7. 如权利要求5记载的半导体存储装置，其特征在于，写入过程中的数据预先被上述写数据锁存器存放， 在上述读数据锁存器中保持与写入请求对应而输入了的写入数据，即使对与一写入请求对应的写入途中的单元有写入请求进来，向 ...
【专利技术属性】
技术研发人员：中井洁，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。