半导体装置和半导体装置的制造方法制造方法及图纸

对插塞电极(12)进行凹蚀而使其仅残留在接触孔(8a)的内部，并且使层间绝缘膜(8)的上表面(8e)上的阻挡金属(9)露出。然后，对阻挡金属(9)进行凹蚀，使层间绝缘膜(8)的上表面(8e)露出。然后，形成其余的元件结构，并利用氦或电子束照射控制寿命，之后进行氢退火。在该氢退火时，由于在覆盖栅电极(4)的层间绝缘膜(8)的上表面(8e)不存在阻挡金属(9)，所以能够使氢原子到达台面部。由此，因氦或电子束的照射而产生于台面部的晶格缺陷恢复，栅极阈值电压恢复。由此，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的结构的半导体装置进行了寿命控制的情况下也能稳定且容易地得到该半导体装置的预定特性。

Manufacturing Method of Semiconductor Device and Semiconductor Device

The plug electrode (12) is corroded so that it remains only inside the contact hole (8a) and exposes the blocking metal (9) on the upper surface (8e) of the interlayer insulating film (8). Then, the blocking metal (9) is corroded to expose the upper surface (8e) of the interlayer insulating film (8). Then, the remaining component structures are formed, and the lifetime is controlled by helium or electron beam irradiation, followed by hydrogen annealing. During hydrogen annealing, hydrogen atoms can reach the mesa surface because there is no blocking metal (9) on the upper surface (8e) of the interlayer insulating film (8) covering the gate electrode (4). As a result, the lattice defect on the mesa caused by helium or electron beam irradiation is restored, and the threshold voltage of the gate is restored. Thus, the predetermined characteristics of the semiconductor device can be obtained stably and easily even if the life of the semiconductor device with the structure of plugging electrodes blocking metal buried in contact holes is controlled.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置和半导体装置的制造方法
本专利技术涉及半导体装置和半导体装置的制造方法。
技术介绍
以往，已知在将MOS(由金属－氧化膜－半导体形成的绝缘栅)栅极埋入形成于半导体基板的沟槽内的沟槽栅结构的半导体装置中，为了改善特性而使沟槽间距(配置沟槽的间隔)变窄的技术方案。通过使沟槽间距变窄，从而相邻的沟槽间(台面部)的宽度变窄，因此，形成表面电极与半导体部的接触(电的接触部)的接触孔的宽度变窄。如果利用溅射法等向宽度窄的接触孔埋入表面电极，则表面电极会产生空隙。作为解决该问题的结构，公知如下结构(以下称为第一以往结构)：在接触孔的内部埋入以埋入性高的钨(W)作为材料的插塞电极，经由插塞电极将表面电极与半导体部电连接。关于以往的半导体装置的结构，以具备沟槽栅结构的纵型IGBT(InsulatedGateBipolarTransistor：绝缘栅型双极晶体管)为例在图24中示出。图24是表示以往的半导体装置的结构的剖视图。在图24所示的第一以往结构中，插塞电极212埋入于接触孔210a中。作为插塞电极212的材料的钨与作为半导体基板200的材料的硅(Si)之间的紧贴性差。因此，在插塞电极212与半导体部(n+型发射极区域203)之间设置阻挡金属211，该阻挡金属211由与半导体部的紧贴性高且能够形成与半导体部的欧姆接触的金属形成。阻挡金属211是将例如钛(Ti)膜和氮化钛(TiN)膜依次层叠而成的金属膜。阻挡金属211沿着接触孔210a的内壁和层间绝缘膜210的表面设置，覆盖层间绝缘膜210的整个表面。表面电极213与层间绝缘膜210上的阻挡金属211和插塞电极212接触，与p型基极区域202和n+型发射极区域203电连接。在图24中，示出了半导体基板200的正面侧的沟槽栅结构，而背面侧的p+型集电极区域和集电极省略了图示。符号201、204～207分别是n-型漂移层、MOS栅极、沟槽、栅极绝缘膜和栅电极。在为了控制这样的沟槽栅结构的半导体装置的寿命而照射氦(He)或电子束从而在漂移层中导入作为寿命控制体的晶格缺陷的情况下，在台面部也会产生空孔(V)(以下称为晶格缺陷)，导致栅极阈值电压下降。因此，需要在氦或电子束的照射后在氢(H2)气氛下进行热处理(氢退火)，使台面部的晶格缺陷恢复，使栅极阈值电压恢复。在该氢退火时，为了使氢气氛中的氢原子通过表面电极213而到达台面部，使用氢原子能够通过的铝(Al)作为表面电极213的材料。但是，在插塞电极212隔着阻挡金属211埋入接触孔210a的内部的结构的情况下，如上所述，层间绝缘膜210的整个表面被阻挡金属211覆盖。因此，在氢退火时，氢原子从表面电极213侧向层间绝缘膜210侧的扩散被阻挡金属211抑制。因此，氢原子无法到达半导体基板200的表面，所以无法使台面部的晶格缺陷恢复。即，在对插塞电极212隔着阻挡金属211埋入接触孔210a的内部的结构的半导体装置进行寿命控制的情况下，无法使因寿命控制而降低的栅极阈值电压恢复。作为解决该问题的方法，提出了如下方法：不使用钛，而是利用镍(Ni)或钴(Co)等VIII族的金属材料形成阻挡金属的第一金属膜(与半导体部接触的金属膜)(例如参照下述专利文献1)。在下述专利文献1中，通过改变阻挡金属的第一金属膜的材料，从而防止在电子束照射等之后进行的氢退火时氢原子被第一金属膜吸存的情况。另外，作为另外的方法，提出了如下方法：在利用溅射在设备主面上形成TiW(钛－钨)类的阻挡金属时，使TiW靶的钛浓度为2重量％以上且8重量％以下(例如参照下述专利文献2)。在下述专利文献2中，通过控制含有钛的金属膜的钛浓度来削弱氢捕获效果，从而确保由氢退火实现的栅极阈值电压恢复效果。另外，作为另外的方法，提出了如下方法：在半导体部与表面电极接触的位置配置阻挡金属，在半导体部与表面电极不接触的部分不配置阻挡金属(例如参照下述专利文献3)。在下述专利文献3中，通过利用图案化选择性地除去阻挡金属，从而仅在层间绝缘膜的侧面(接触孔的侧壁)残留从半导体部的表面连续的阻挡金属。另外，作为选择性地除去阻挡金属的方法，提出了如下方法：利用化学机械研磨(CMP：ChemicalMechanicalPolishing)工艺将位于接触孔上方的过剩的钨膜除去，且层间绝缘膜的表面的阻挡金属也利用CMP工艺除去(例如参照下述专利文献4(第0029段、第6、7图))。另外，作为防止栅极阈值电压等电特性变差的方法，提出了如下方法：通过照射电磁波使层间绝缘膜发热而进行热处理(回流)，使在层间绝缘膜的沉积时产生于层间绝缘膜的表面的凹凸平坦化(例如参照下述专利文献5(第0013段、第2图))。现有技术文献专利文献专利文献1:日本特开2011－181840号公报专利文献2:日本特开2012－069861号公报专利文献3:日本特开平06－310729号公报专利文献4:日本特表2010－503224号公报专利文献5:日本特开平07－249629号公报
技术实现思路
技术课题如上所述，在图24所示的第一以往结构中，由于层间绝缘膜210的整个表面被阻挡金属211覆盖，因此无法得到由氢退火实现的栅极阈值电压恢复效果。该问题通过如上述专利文献3那样形成为在半导体部与表面电极不接触的部分不配置阻挡金属的结构而得到解决。在该情况下，能够与在接触孔的内部埋入由铝形成的表面电极的以往结构(不使用插塞电极的结构：以下称为第二以往结构)相同程度地获得由氢退火实现的栅极阈值电压恢复效果。但是，在上述专利文献3中，由于利用图案化将层间绝缘膜上的阻挡金属(阻挡金属的、除形成于接触孔的内壁的部分以外的部分)选择性地除去，因此存在需要形成图案化用掩模的工序等导致工序数增加的问题。另外，在如上述专利文献4那样利用CMP工艺除去层间绝缘膜上的阻挡金属的情况下，存在成本增加的问题。另外，在图24所示的第一以往结构中，除了存在上述的无法得到栅极阈值电压恢复效果的问题之外，还存在如下问题。图23是说明图24的第一以往结构所产生的问题的说明图。在图24的第一以往结构中，为了提高表面电极213与布线的紧贴性，有时将表面电极213形成为在铝膜214上层叠例如与焊料的紧贴性高的镍(Ni)膜215的层叠结构。在这样的层叠结构的表面电极213中，在如图23所示由于异物等不良影响而在铝膜214产生了缺损221的情况下，在铝膜214的缺损221的位置，阻挡金属211和插塞电极212露出并与镍膜215接触。阻挡金属211与镍膜215的紧贴力高，在层间绝缘膜210的表面(以下称为上表面)210b，阻挡金属211与镍膜215大范围紧贴(由符号222所示的虚线所包围的部分)。因此，在半导体基板(半导体芯片)200的安装时或其后的热循环等中，由于镍膜215的温度上升而施加于层间绝缘膜210的热应力大，存在层间绝缘膜210发生龟裂223、或者阻挡金属211和/或层间绝缘膜210剥离的可能。由此，存在层间绝缘膜210的绝缘性下降、漏电流变大等无法得到特性的可能。本专利技术为了解决上述以往技术的问题点，目的在于提供半导体装置和半导体装置的制造方法，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的内部的结构的半导体装置进行了寿命控制的情况下也能够稳定且容易地得到该本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：第一形成工序，在半导体基板的第一主面上形成绝缘膜；第二形成工序，形成沿深度方向贯通所述绝缘膜并到达所述半导体基板的接触孔；第三形成工序，从所述绝缘膜的表面遍及所述半导体基板的在所述接触孔露出的半导体部的表面而形成与所述半导体部的紧贴性高的金属膜；第四形成工序，以埋入到所述接触孔的内部的所述金属膜的内侧的方式在所述金属膜的表面形成金属层；第一除去工序，对所述金属层进行凹蚀，将所述金属层的、除所述接触孔的内部的部分以外的部分除去，使所述金属膜露出；第二除去工序，对所述金属膜的、在所述第一除去工序中露出了的部分进行凹蚀，使所述绝缘膜露出；照射工序，向所述半导体基板照射轻离子或电子束；以及热处理工序，利用氢气氛下的热处理，使在所述照射工序中产生于所述半导体基板的晶格缺陷恢复。

【技术特征摘要】
【国外来华专利技术】2016.09.20 JP 2016-1831261.一种半导体装置的制造方法，其特征在于，包括：第一形成工序，在半导体基板的第一主面上形成绝缘膜；第二形成工序，形成沿深度方向贯通所述绝缘膜并到达所述半导体基板的接触孔；第三形成工序，从所述绝缘膜的表面遍及所述半导体基板的在所述接触孔露出的半导体部的表面而形成与所述半导体部的紧贴性高的金属膜；第四形成工序，以埋入到所述接触孔的内部的所述金属膜的内侧的方式在所述金属膜的表面形成金属层；第一除去工序，对所述金属层进行凹蚀，将所述金属层的、除所述接触孔的内部的部分以外的部分除去，使所述金属膜露出；第二除去工序，对所述金属膜的、在所述第一除去工序中露出了的部分进行凹蚀，使所述绝缘膜露出；照射工序，向所述半导体基板照射轻离子或电子束；以及热处理工序，利用氢气氛下的热处理，使在所述照射工序中产生于所述半导体基板的晶格缺陷恢复。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第一形成工序中，作为所述绝缘膜，形成氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的杂质浓度包含硼，并以3.6wt％以上且4.4wt％以下的杂质浓度包含磷。3.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第一除去工序中，对所述金属层进行凹蚀，直到所述金属层的表面位于所述接触孔的内部为止。4.根据权利要求3所述的半导体装置的制造方法，其特征在于，在所述第二除去工序中，以所述绝缘膜的、形成所述接触孔的侧壁的侧面的上端露出的方式对所述金属膜进行凹蚀。5.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第二形成工序中，形成所述接触孔，并且在所述半导体基板的露出于所述接触孔的部分形成第一槽，在所述第三形成工序中，以填埋所述第一槽的方式形成所述金属膜。6.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第一形成工序中，使所述绝缘膜的厚度为所述接触孔的宽度以上的厚度。7.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第一形成工序之前还包含第五形成工序，所述第五形成工序在从所述半导体基板的第一主面起以预定深度形成的沟槽的内部隔着栅极绝缘膜形成栅电极，在所述第五形成工序中，以所述栅电极的表面位于所述沟槽的内部的方式形成所述栅电极，在所述第一形成工序中，以覆盖所述栅电极的方式形成所述绝缘膜，使所述绝缘膜的、除所述栅电极上的部分以外的部分的厚度为所述接触孔的宽度以上的厚度。8.根据权利要求7所述的半导体装置的制造方法，其特征在于，在所述第五形成工序中，以比所述沟槽的宽度窄的间隔配置多个所述沟槽。9.根据权利要求7所述的半导体装置的制造方法，其特征在于，在所述热处理工序中，使在所述半导体基板的、夹在相邻的所述沟槽之间的部分产生的所述晶格缺陷恢复。10.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述第五形成工序包括：在第一导电型的所述半导体基板的、形成第一半导体元件的第一形成区域和形成第二半导体元件的第二形成区域形成多个所述沟槽的工序；隔着所述栅极绝缘膜在所述沟槽的内部形成所述栅电极的工序；在所述半导体基板的、夹在相邻的所述沟槽之间的部分，以隔着所述栅极绝缘膜与所述栅电极相对的方式形成第二导电型的第一半导体区域的工序；以及在所述第一形成区域...

【专利技术属性】
技术研发人员：宫田大嗣，野口晴司，吉田崇一，田边広光，河野宪司，大仓康嗣，
申请(专利权)人：富士电机株式会社，株式会社电装，
类型：发明
国别省市：日本,JP