一种碳化硅MOSFET器件及其制备方法技术

本发明专利技术涉及一种碳化硅MOSFET器件，由下向上依次层叠设置的漏极、N型SiC衬底层、N型漂移层；JFET区、沟道、P阱，依次位于N型漂移层上，且另一边关于JFET区对称，P阱的厚度小于所述沟道的厚度；P型接触区、N型接触区，均位于P阱上，P型接触区位于P阱上的边缘位置，P型接触区、N型接触区和沟道依次接触；源极，位于p型接触区和部分N型接触区上；第一SiO2栅氧化层，位于部分N型接触区和沟道上；隔离槽，位于N型接触区上，且位于源极和第一SiO2栅氧化层之间；第二SiO2栅氧化层，位于JFET区上；多晶硅，位于第一SiO2栅氧化层和第二SiO2栅氧化层上。

A silicon carbide MOSFET device and its preparation method

The invention relates to a silicon carbide MOSFET device, which consists of a drain pole, a N-type SiC substrate layer and a N-type drift layer stacked from the bottom to the top; a JFET region, a channel and a P-well are located on the N-type drift layer in turn, and the other side is symmetrical with respect to the JFET region, the thickness of the P-well is less than the thickness of the channel; a P-type contact region and a N-type contact region are located on the P-well, and a P-type contact region is located on the edge of the P-well. P-type contact zone, N-type contact zone and channel contact in turn; source, located on p-type contact zone and part of N-type contact zone; first SiO_2 gate oxide layer, located on part of N-type contact zone and channel; isolation groove, located on N-type contact zone, and between source and first SiO_2 gate oxide layer; second SiO_2 gate oxide layer, located on JFET region; polycrystalline silicon, located on the first SiO_2 gate oxide layer On the second SiO 2 gate oxide.

【技术实现步骤摘要】
一种碳化硅MOSFET器件及其制备方法
本专利技术涉及一种碳化硅半导体器件制备领域，具体涉及一种碳化硅MOSFET器件及其制备方法。
技术介绍
碳化硅(SiC)具有优良的物理和电学特性，具有宽禁带、高热导率、高击穿场强、高饱和电子漂移速率以及良好的化学稳定性、极强的抗辐照能力和机械强度等优点。因此，SiC成为研制高温、大功率、高频功率器件的理想材料，具有广泛的应用前景。SiC可以通过热氧化生成二氧化硅，因此能够利用SiC材料制备低导通电阻，高开关速度的MOSFET器件。碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。对于一种高性能高可靠性的功率器件，需要有足够高的耐压能力，承受高压主电路通断。同时，要有尽量低的导通电阻，降低器件工作损耗，达到高效、环保和节能的要求。现有工艺主要是通过减小JFET区宽度并增大P阱区掺杂浓度和结深，来制备碳化硅功率MOSFET器件，一方面增大了器件导通电阻，另一方面需采用高能高剂量铝离子注入，增大了工艺难度。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种+专利技术名称。本专利技术要解决的技术问题通过以本文档来自技高网...

【技术保护点】
1.一种碳化硅MOSFET器件，其特征在于，由下向上依次层叠设置的漏极(1)、N型SiC衬底层(2)、N型漂移层；以及JFET区(5)、沟道(6)、P阱(7)，依次位于所述N型漂移层上，所述P阱(7)的厚度小于所述沟道(6)的厚度；P型接触区(8)、N型接触区(9)，均位于所述P阱(7)上，且所述P型接触区(8)位于所述P阱(7)上的边缘位置，所述P型接触区(8)、所述N型接触区(9)和所述沟道(6)依次接触；源极(10)，位于所述P型接触区(8)和部分所述N型接触区(9)上；第一SiO2栅氧化层(11)，位于部分所述N型接触区(9)和所述沟道(6)上；隔离槽(14)，位于N型接触区(9)上，...

【技术特征摘要】
1.一种碳化硅MOSFET器件，其特征在于，由下向上依次层叠设置的漏极(1)、N型SiC衬底层(2)、N型漂移层；以及JFET区(5)、沟道(6)、P阱(7)，依次位于所述N型漂移层上，所述P阱(7)的厚度小于所述沟道(6)的厚度；P型接触区(8)、N型接触区(9)，均位于所述P阱(7)上，且所述P型接触区(8)位于所述P阱(7)上的边缘位置，所述P型接触区(8)、所述N型接触区(9)和所述沟道(6)依次接触；源极(10)，位于所述P型接触区(8)和部分所述N型接触区(9)上；第一SiO2栅氧化层(11)，位于部分所述N型接触区(9)和所述沟道(6)上；隔离槽(14)，位于N型接触区(9)上，且位于所述源极(10)和所述第一SiO2栅氧化层(11)之间；第二SiO2栅氧化层(12)，位于JFET区(5)上；多晶硅(13)，位于所述第一SiO2栅氧化层(11)和所述第二SiO2栅氧化层(12)上。2.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述N型漂移层包括缓冲层(3)和N型外延层(4)，其中，所述N型漂移层厚度为10～13μm、氮离子掺杂浓度为1×1015cm-3～9×1015cm-3。3.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述P阱(7)深度为0.5～0.8μm，掺杂浓度为1×1018cm-3～5×1018cm-3。4.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述P型接触区(8)的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。5.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述N型接触区(9)的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。6.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述第一SiO2栅氧化层(11)的厚度为40～60nm。7.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述第二SiO2栅氧化层(12)的厚度为100～200nm。8.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述多晶硅(13)的厚度为0.4～0.6μm，掺杂浓度为1×1020cm-3～3×10...

【专利技术属性】
技术研发人员：邵锦文，侯同晓，孙致祥，贾仁需，元磊，张秋洁，刘学松，
申请(专利权)人：秦皇岛京河科学技术研究院有限公司，
类型：发明
国别省市：河北,13