半导体封装结构及其形成方法技术

本发明专利技术公开一种半导体封装结构及其形成方法，该半导体封装结构包括：封装层；封装基板，包括装置区域和边缘区域，封装层覆盖装置区域，封装基板包括：绝缘层，绝缘层包括第一部分和第二部分；以及第一导电图案层，位于绝缘层的第一层级中，第一导电图案层包括在边缘区域中并且沿着边缘区域延伸的多个第一导体，第一部分的一部分从多个第一导体之间暴露；半导体晶粒，布置在封装基板的装置区域上并由封装层包围；以及导电屏蔽层，覆盖并围绕封装层并电连接到所多个第一导体。在制造过程中，第一导体可以阻止激光将绝缘层击穿，而后形成的导电屏蔽层就会被第一导体阻止而无法继续向下延伸，防止导电屏蔽层污染其他部位。

Semiconductor Packaging Structure and Its Formation Method

The invention discloses a semiconductor packaging structure and its forming method. The semiconductor packaging structure includes: packaging layer; packaging substrate, including device area and edge area, packaging layer covering device area, packaging substrate including: insulation layer, insulation layer including the first part and the second part; and the first conductive pattern layer, located in the first layer of insulation layer, the first conductive pattern layer. The case layer includes a plurality of first conductors in the edge area and extending along the edge area. Part of the first part is exposed between multiple first conductors. Semiconductor grains are arranged in the device area of the package substrate and surrounded by the package layer. The conductive shielding layer covers and surrounds the package layer and electrically connects to the plurality of first conductors. In the manufacturing process, the first conductor can prevent the laser from breaking down the insulating layer, and then the conductive shielding layer formed will be blocked by the first conductor and can not continue to extend downward, so as to prevent the conductive shielding layer from polluting other parts.

【技术实现步骤摘要】
半导体封装结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体封装结构及其形成方法。
技术介绍
为了确保电子产品和通信装置的持续小型化和多功能性，业界期望半导体封装体积小，支持多引脚(multi-pin)连接，高速工作并且具有高功能性。在这种半导体封装中，包含在半导体封装中的集成电路芯片可能受到电磁干扰(EMI，electromagneticinterference)的影响(disturbance)。EMI可能会导致半导体封装表现出异常操作和性能不佳。为了使半导体封装免受EMI影响，可以将金属屏蔽层(shieldinglayer)嵌入半导体封装的密封材料中。然而，一旦制成复杂，封装厚度增加，可能会发生封装翘曲(warpage)，并且当屏蔽层嵌入半导体封装的结构中时屏蔽层可能会脱层。形成EMI屏蔽的另一种方法是在切割工艺完成之后在半导体封装的密封材料表面上涂覆金属屏蔽层。然而，在密封材料上涂覆金属时，半导体封装已完成切割，金属屏蔽层往往会沿切割面向下延伸从而污染半导体封装暴露的其他导电结构(例如与密封材料相对的下表面的焊球或焊垫)，这样在使用或安装半导体封装时，这些暴露的导电结构可能会与污染部位的金属屏蔽层接触而导致不期望的电连接或短路等意外情况发生，从而影响整个封装和组装件的性能。因此，亟需一种新型的半导体封装结构，以解决上述的问题。
技术实现思路
有鉴于此，本专利技术提供一种半导体封装结构，以防止屏蔽层污染其他部位，避免影响整个封装和组装件的性能。根据本专利技术的第一方面，公开一种半导体封装结构，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。根据本专利技术的第二方面，公开一种半导体封装结构，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的连续导电层：半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述连续导电层。根据本专利技术的第三方面，公开一种半导体封装结构的形成方法，包括：提供具有划线区域和由所述划线区域限定的多个装置区域的封装基板，其中所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述划线区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述划线区域中并且沿着所述划线区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露：将半导体晶粒安装到所述封装基板的多个装置区域中的每一个上；用封装材料覆盖所述封装基板；在封装材料中形成开口以暴露所述封装基板的所述多个第一导体并且形成与多个装置区域对应的多个封装层；以及在多个封装层上形成导电屏蔽层并填充开口，从而使导电屏蔽层电连接到所述多个第一导体；沿所述划线区域进行切割，以形成所述半导体封装结构。本专利技术提供的半导体封装结构由于包括封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。采用这种方式，由于在边缘区域中设有第一导体，在制造半导体封装的过程中，例如在激光烧蚀时，第一导体可以阻止激光将绝缘层击穿，而后形成的导电屏蔽层就会被第一导体阻止而无法继续向下延伸，从而防止导电屏蔽层延伸到封装基板的其他部位，避免了导电屏蔽层污染其他部位，避免在使用或安装半导体封装时出现不期望的电连接或短路等意外情况，保证半导体封装和组装件的性能、可靠性和良品率，并且保证封装结构完整和稳定。在阅读了随后以不同附图展示的优选实施例的详细说明之后，本专利技术的这些和其它目标对本领域普通技术人员来说无疑将变得明显。附图说明图1是根据本专利技术的一些实施例的示例性半导体封装结构的横截面图。图2A是根据本专利技术的一些实施例的半导体封装结构中的第一导体的布置的平面图。图2B是根据本专利技术的另一些实施例的半导体封装结构中的第一导体的布置的平面图。图2C是根据本专利技术的一些实施例的半导体封装结构中的连续导电层的平面图。图3是根据本专利技术的一些实施例的示例性半导体封装结构的横截面图。图4A是根据本专利技术的又一些实施例的半导体封装结构中的第一导体的布置的平面图。图4B是根据本专利技术的一些实施例的半导体封装结构中的第二导体的布置的平面图。图5A是根据本专利技术的另一些实施例的半导体封装结构中的第一导体的布置的平面图。图5B是根据本专利技术的另一些实施例的半导体封装结构中的第二导体的布置的平面图。图6A至图6E是根据本专利技术的一些实施例的横截面图，展示了用于形成半导体封装结构的示例性方法。图7是根据本专利技术的一些实施例的示例性半导体封装结构的横截面图。图8是根据本专利技术的又一些实施例的示例性半导体封装结构的横截面图。图9是根据本专利技术的另一些实施例的示例性半导体封装结构的横截面图。图10是根据本专利技术的又一些实施例的示例性半导体封装结构的横截面图。图11是根据本专利技术的另一些实施例的示例性半导体封装结构的横截面图。具体实施方式在说明书和随后的权利要求书中始终使用特定术语来指代特定元件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代元件。本文件无意于区分那些名称不同但功能相同的元件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。以下描述是实施本专利技术的最佳设想方式。这一描述是为了说明本专利技术的一般原理而不是用来限制的本专利技术。本专利技术的范围通过所附权利要求书来确定。下面将参考特定实施例并且参考某些附图来描述本专利技术，但是本专利技术不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。

【技术特征摘要】
2017.07.13 US 62/531,912;2018.06.13 US 16/007,0321.一种半导体封装结构，其特征在于，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。2.如权利要求1所述的半导体封装结构，其特征在于，所述多个第一导体具有与所述导电屏蔽层直接接触的上表面。3.如权利要求2所述的半导体封装结构，其特征在于，所述封装基板包括封装基板侧壁；所述导电屏蔽层覆盖所述多个第一导体的上表面上方的所述封装基板侧壁，或者所述封装基板侧壁完全从所述导电屏蔽层暴露。4.如权利要求1所述的半导体封装结构，其特征在于，所述多个第一导体中的每一个为金属通孔或/和金属层。5.如权利要求1所述的半导体封装结构，其特征在于，所述封装基板还包括：第二导电图案层，位于所述绝缘层的第二层级中，所述第二导电图案层低于所述第一层级，所述第二导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第二导体，所述多个第二导体与所述多个第一导体相互交错布置。6.如权利要求5所述的半导体封装结构，其特征在于，所述第一部分包括第三部分和第四部分，其中所述第三部分位于所述第一导体与所述第二导体之间，所述第四部分位于所述第二导体的下方；所述第一导体和第二导体将所述第四部分完全遮挡。7.如权利要求5所述的半导体封装结构，其特征在于，所述多个...

【专利技术属性】
技术研发人员：张洪仁，陈仁川，王学德，许文松，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71