半导体器件的制作方法技术

本发明专利技术提供了一种半导体器件的制作方法，包括：提供一半导体衬底；对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；然后进行后续的工艺制作。通过辅助离子注入方式的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率；并且辅助离子注入采用的是低温注入的方法，从而通过抑制杂质的瞬态增强扩散效应达到了抑制短沟道效应的目的。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路及其制造领域，特别涉及一种半导体器件的制作方法。
技术介绍
随着超大规模集成电路技术的迅速发展，金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)器件的尺寸在不断减小，短沟道效应(SCE)成了比较严峻的挑战，并由此带来多种器件二级效应：影响迁移率的载流子速度饱和效应，缩短器件寿命的热载流子效应(HCI)和降低亚阈值特性的漏极诱发势垒降低效应(DIBL)；短沟道效应会增加漏源极间漏电流(ISOFF)，降低漏极饱和电流(IDSAT)，延缓响应时间，降低晶体管速度。低温注入(Cold Implant或Cryo Implant)是近些年开始应用的一种有别于传统注入的半导体工艺。对比传统常温注入，低温注入能够抑制注入过程中的自退火效应(self-annealing)。在常温注入时，当离子被注入到衬底晶格中，会对衬底晶格造成损伤，同时硅片会因为离子的动能损失转化为热能而升温至50℃～60℃(在环境温度15℃的情况下)，导致这种损伤会瞬间自我修复。衬底的温度与损伤的自我修复有很强的关联性，低温能够降低晶格能进而抑制或消除这种自我修复，加速注入时晶格的瓦解速度。所以，低温能够改变损伤的特性，形成更厚的非晶层及更清晰的非晶层/晶体层界面(amorphous/crystal interface)，抑制末端射程损伤(EOR)、降低离子注入深度、抑制离子注入隧道效应(Channeling)和杂质的瞬态增强扩散效应(TED)。根据低温注入这些特性，常常用于器件设计，形成超浅结，通过抑制硼、磷杂质的瞬态增强扩散效应(TED)来抑制短沟道效应(SCE)。而随着MOSFET器件尺寸的不断减小，特别是静态存储器(Static Random Access Memory，SRAM)器件，其尺寸在逻辑电路中是最小的，在造成短沟道效应的同时，还会带来一系列的问题，其中最重要的就是SRAM器件参数的偏移(Variation)问题，即同片晶圆(Wafer)上不同的区域(Shot)不同的晶圆(Die)上SRAM器件参数的均匀性问题。
技术实现思路
本专利技术的目的在于提供一种半导体器件的制作方法，减少半导体器件参数偏移，提高半导体器件参数的均匀性，提升半导体器件良率。本专利技术的技术方案是一种半导体器件的制作方法，包括：提供一半导体衬底；对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；进行后续的工艺制作。进一步的，所述辅助离子注入为低温离子注入。进一步的，所述低温离子注入的温度为-100℃～-50℃。进一步的，所述辅助离子注入中注入的是碳离子。进一步的，所述环状离子注入的方向与所述半导体衬底表面成一夹角。进一步的，所述环状离子注入中注入的是BF2与铟离子。进一步的，所述辅助离子注入之后还包括：进行轻掺杂离子注入。进一步的，所述轻掺杂离子注入的方向与所述半导体衬底表面垂直。进一步的，在进行环状离子注入之前，在所述半导体衬底上形成浅沟槽隔离结构、阱区以及栅极结构。进一步的，所述后续的工艺制作包括：栅极侧墙的形成、源漏离子的注入、硅化物的形成、接触孔及金属层的形成。与现有技术相比，本专利技术具有以下优点：1、本专利技术中辅助离子注入的方向与半导体衬底表面成一夹角，通过辅助离子注入方式的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率；2、本专利技术中辅助离子注入采用的是低温注入的方法，从而通过抑制杂质的瞬态增强扩散效应达到了抑制短沟道效应的目的。附图说明图1为本专利技术一实施例中半导体器件的制作方法的过程流程图。图2为本专利技术一实施例中半导体器件的制作方法中离子注入方向的截面图。图3为本专利技术一实施例中半导体器件的阈值电压离散性与阈值电压的关系图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。本专利技术的核心思想是：辅助离子注入的方向与半导体衬底表面成一夹角，通过辅助离子注入的优化，提高半导体器件阈值电压的离散性，从而减少了半导体器件电学参数的偏移，提高了器件的稳定性以及良率。图1为本专利技术一实施例中半导体器件的制作方法的过程流程图，如图1所示，本专利技术提出一种半导体器件的制作方法，包括：步骤S01：提供一半导体衬底；步骤S02：对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；步骤S03：进行后续的工艺制作。在步骤S01中，提供一半导体衬底。本实施例中，在所述半导体衬底上形成浅沟槽隔离结构、阱区以及栅极结构，其工艺制作与现有技术中半导体器件的制作工艺相同。所述半导体衬底可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底在步骤S02中，对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角。本实施例中，所述辅助离子注入(Co IMP)为低温离子注入，温度为-100℃～-50℃，例如：-100℃、-90℃、-80℃、-70℃、-60℃、-50℃，低温能够降低半导体衬底晶格能进而抑制或消除由于离子注入对晶格造成的损伤，加速离子注入时晶格的瓦解速度，从而改变晶格损伤的特性，形成更厚的非晶层及更清晰的非晶层/晶体层界面，抑制末端射程损伤、降低离子注入深度、抑制离子注入隧道效应和杂质的瞬态增强扩散效应，进而抑制短沟道效应。所述辅助离子注入中注入的是碳离子，其注入的方向与所述半导体衬底表面形成一夹角，本实施例中，所述夹角为锐角，其范围在0°与90度之间，例如：与所述半导体衬底表面的夹角为10°、20°、30°、40°、50°、60°、70°、80°；辅助离子以低温按一定角度注入半导体衬底中，提高了半导体器件阈值电压的离散性，从而减少半导体器件电学参数的偏移，提高了器件的稳定性以及良率。环状离子注入(Halo IMP)的方向也与所述半导体衬本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括：提供一半导体衬底；对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入的方向与所述半导体衬底表面成一夹角；进行后续的工艺制作。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供一半导体衬底；
对所述半导体衬底进行环状离子注入与辅助离子注入，所述辅助离子注入
的方向与所述半导体衬底表面成一夹角；
进行后续的工艺制作。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述辅助离
子注入为低温离子注入。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述低温离
子注入的温度为-100℃～-50℃。
4.如权利要求3所述的半导体器件的制作方法，其特征在于，所述辅助离
子注入中注入的是碳离子。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述环状离
子注入的方向与所述半导体衬底表面成一夹角。
6.如权利要求5所述...

【专利技术属性】
技术研发人员：周建华，刘巍，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31