浅沟槽隔离的制造方法技术

本发明专利技术一种浅沟槽隔离的制造方法，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；于所述浅沟槽表面形成隔离层；在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；对上述所形成的层叠结构离子注入锗，并进行退火处理。为此，本发明专利技术在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。

【技术实现步骤摘要】
【专利摘要】本专利技术一种，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；于所述浅沟槽表面形成隔离层；在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；对上述所形成的层叠结构离子注入锗，并进行退火处理。为此，本专利技术在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。【专利说明】
本专利技术涉及半导体
，尤其涉及一种调整浅沟槽应力来提高互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)器件性能的。
技术介绍
随着超大型集成电路尺寸微缩化的持续发展，电路元器件的尺寸越来越小且对其运行速度的要求越来越高，但直到目前为止，提高CMOS器件运行速度的方法都集中于减小其沟道长度以及栅介质层的厚度。然而，在小于IOOnm的沟道长度情况下，若器件尺寸进一步缩小就会受到物理极限以及设备成本的限制。随着集成电路工艺逐步进入40nm、32nm甚至是28nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓，微电子工业界开始寻找其它方式以继续提高CMOS器件性能。其中，提升载流子迁移率被视为提高CMOS器件性能较佳的替代方案之一。应变硅作为一种通过不同的物理方法拉伸或是压缩硅晶格来达到提高CMOS晶体管载流子迁移率以至提高晶体管性能而不用减小晶体管面积的技术，其常用以提高沟道中电荷载流子的迁移率(NM0S器件中的电子迁移率和PMOS中的空穴迁移率)。通常应用外延生长SiGe源/漏或在栅上使用一个具有诱导应力的接触刻蚀停止层(Contact Etch StopLayer,简称CESL)，以使该应力施加在通道区域上。当沉积接触刻蚀停止层(CESL)后，由于CESL与其底部材质层之间的晶格空间不匹配，因而形成一个应力，此应力具有平行于晶体管通道的应力分量以及平行于晶体管宽度的应力分量。研究显示，CESL在通道长度的方向诱导出拉伸的应力场，以改善NMOS的性能，而利用压缩应力改善PMOS的性能。所以，为了提高CMOS的整体性能，可以通过增加NMOS晶体管在通道长度方向的拉伸应力，或者提高PMOS晶体管在通道长度方向的压缩应力来实现。目前，集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。现有技术中，用来形成隔离结构的工艺是浅沟槽隔离(Shallow Trench Isolation，简称STI)工艺，传统的STI工艺通常包括以下简化步骤:首先，在硅衬底上热生长或淀积氮化硅层；接下来，通过光刻和刻蚀选择性去除该氮化硅层和硅衬底，在该硅衬底中形成浅沟槽；最后向浅沟槽里填充绝缘层二氧化硅(Si02)。但是，现有技术浅沟槽隔离结构中填充的隔离介质对沟道区产生的应力很小，基本对MOS管没起到作用，使得现有的STI工艺所形成的沟道张应力还不能满足对电子元器件尺寸的高速增长的需求。因此，如何提供一种，提高沟道的应力，以提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，进而提高器件的性能是目前业界亟需解决的问题之一。
技术实现思路
本专利技术的目的为，针对上述问题，提出了一种，其能通过提高沟道应力，以提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提闻器件的性能。为实现上述目的，本专利技术一种，包括如下步骤:步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；步骤S03，于所述浅沟槽表面形成隔离层；步骤S04，在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；步骤S05，对上述所形成的层叠结构离子注入锗，并进行退火处理。在优选或可选的实施例中，所述刻蚀阻挡层的材料为氮化硅。在优选或可选的实施例中，所述隔离层的材料为二氧化硅。在优选或可选的实施例中，所述隔离层是通过高深宽比工艺(HARP)形成并完全覆盖所述沟槽的表面，其中，所述隔离层的厚度为3nm?5nm。在优选或可选的实施例中，形成所述隔离层的工艺参数为温度350°C?450°C，反应气体为正硅酸乙酯和臭氧在优选或可选的实施例中，所述多晶硅层是通过炉管淀积方法形成的。在优选或可选的实施例中，形成所述多晶硅层的工艺参数为温度800°C?IIOO0C，反应气体为二氯氢硅和氢气。在优选或可选的实施例中，形成所述多晶硅层后还包括通过化学机械研磨工艺去除位于所述浅沟槽外的多晶硅层。在优选或可选的实施例中，所述退火处理后形成位于所述隔离层表面并填充满所述浅沟槽的锗硅层。在优选或可选的实施例中，所述退火的温度为700°C?900°C，退火时间为20秒?35秒。从上述技术方案可以看出，本专利技术一种，采用应变锗硅和位于该应变锗硅与浅沟槽间的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，同时，由二氧化硅起到隔离作用。此外，本专利技术还与传统的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本专利技术在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了 CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。【专利附图】【附图说明】为能更清楚理解本专利技术的目的、特点和优点，以下将结合附图对本专利技术的较佳实施例进行详细描述，其中:图1为本专利技术一实施例中的流程示意图；图2?9为本专利技术一实施例中的结构示意图。【具体实施方式】体现本专利技术特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本专利技术。随着电路元件尺寸的持续缩小，为了提高器件的性能，除常规的应变方法外，本专利技术一种浅沟槽隔离结构的形成方法，采用应变隔离材料填充到浅沟槽中，这种绝缘层对MOS沟道能够产生的拉伸或压缩的应力，进而提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提闻器件的性能。上述及其它技术特征和有益效果，将结合附图1-9对本专利技术一种的较佳实施例进行详细说明。图1为本专利技术一实施例中的流程示意图。图2?9为本专利技术一实施例中的结构示意图。请参考图1及图2?图9，本专利技术一种，包括如下步骤:步骤SOI，提供衬底，在该衬底上依次形成有衬垫氧化层和刻蚀阻挡层。请参阅图2，如图2所示，提供一半导体衬底100，在半导体衬底100上依次形成有衬垫氧化层101和刻蚀阻挡层102 ;其中，上述半导体衬底100的材料为单晶硅、多晶硅或非晶娃形成的娃材料，或是绝缘娃材料(Silicon on insulator,简称SOI),还可以是其它半导体材料或其它结构，在此不再赘述。衬垫氧化层101可以为二氧化硅(SiO2),衬垫氧化层101为后续刻蚀阻挡层102提供缓冲层，具体地说，衬垫氧化层101用于避免直接在衬底上生长刻蚀阻挡层102会产生位错的缺点，同时，衬垫本文档来自技高网...

【技术保护点】
一种浅沟槽隔离的制造方法，其特征在于，包括如下步骤：步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；步骤S03，于所述浅沟槽表面形成隔离层；步骤S04，在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；步骤S05，对上述所形成的层叠结构离子注入锗，并进行退火处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾绍海，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31