半导体内存阵列结构制造技术

本发明专利技术公开了一种内存阵列结构，包含有：多个长菱形有源区域位于一基板中，其中各个长菱形有源区域具有一对长边及一对短边；一第一浅沟绝缘结构，其紧贴着所述长边沿着一第一方向延伸，其中所述第一浅沟绝缘结构具有单一深度d1；以及一第二浅沟绝缘结构，其紧贴着所述短边沿着一第二方向延伸，其中所述第二浅沟绝缘结构具有两个深度d2及d3，其中深度d1及d2都较深度d3浅。

【技术实现步骤摘要】
半导体内存阵列结构
本专利技术大体上关于一种半导体内存阵列结构，特别是关于一种具个别深度控制的浅沟绝缘(shallowtrenchisolation)的内存阵列结构，及其制作方法。
技术介绍
浅沟绝缘结构是指以绝缘材料环绕包围半导体硅基板的有源区域，其作法是先在有源区域周围形成浅沟图案，再将绝缘材料填入浅沟中，最后进行抛光平坦化将有源区域上面的绝缘材料去除，仅留下位于浅沟内的绝缘材料，如此构成浅沟绝缘结构。上述浅沟绝缘结构的作法通常只用单一步骤的光刻工艺以及单一步骤的干刻蚀工艺来完成。换句话说，前述的单一光刻工艺中仅使用定义有源区域的光掩膜(AA光掩膜)来定义出有源区域，也因此浅沟会有相同的深度。然而，由于线缩效应(lineshorteningeffect)及/或其它光学干扰因素，移转至光刻胶或基板的有源区域图案(AA图案)往往会是卵形(oval-shaped)，其面积会比原先AA光掩膜定义的有源区域面积缩小很多，如此一来，不但会影响到后续工艺的裕度，也会降低制作在有源区域上的半导体元件的效能。
技术实现思路
本专利技术于是提出一种改良的内存阵列结构，其包含有：多个长菱形有源区域位于一基板中，其中各个长菱形有源区域具有一对长边及一对短边；一第一浅沟绝缘结构，其紧贴着所述长边沿着一第一方向延伸，其中所述第一浅沟绝缘结构具有单一深度d1；以及一第二浅沟绝缘结构，其紧贴着所述短边沿着一第二方向延伸，其中所述第二浅沟绝缘结构具有两个深度d2及d3，其中深度d1及d2都较深度d3浅。为让本专利技术的上述目的、特征及优点能更明显易懂，下文中特别举出优选实施方式配合所附图式作详细说明如下。然而如下的优选实施方式与图式是仅供参考与说明用，其并非是用来限制本专利技术。附图说明图1A为依据本专利技术实施例所绘示的内存阵列完成定义基板上多条有源区域线条的图案化第一硬掩膜后的局部示意图。图1B及图2为沿着图1A中切线I-I’所作的横断面视图。图3A表示出在光刻胶层中定义出沿第二方向延伸的第二浅沟绝缘图案后的内存阵列的顶视图。图3B及图3C分别为图3A中沿着切线II-II’及III-III’所作的横断面视图。图4A及图4B分别为沿着图3A中切线III-III’及II-II’所作的横断面视图，其表示出各向异性干刻蚀工艺后的情形。图5A、图5B及图5C分别是沿着图3A中的切线I-I’、II-II’以及III-III’所作的横断面视图，其表示出去除剩余的光刻胶层、抗反射层及第二硬掩膜层之后的情形。图6A、图6B及图6C分别是沿着图3A中的切线I-I’、II-II’、III-III’所作的横断面视图，其表示出浅沟绝缘刻蚀后的情形。图7表示出内存阵列结构的顶视图，其包括多个长菱形有源区域，以及个别深度控制的第一及第二浅沟绝缘结构。其中，附图标记说明如下：10基板130重叠区10a主表面132子区域12硅氧垫层134沟渠图案14氮化硅垫层134’沟渠图案16第一硬掩膜层200长菱形有源区域图案20第二硬掩膜层200a长边22抗反射层200b短边24光刻胶层302第一浅沟绝缘结构116沟渠图案304第二浅沟绝缘结构116a侧壁400长菱形有源区域124沟渠图案具体实施方式下文中将参照附图来说明本专利技术实施细节，该些附图中的内容构成说明书一部份，并以可实行所述实施例的特例描述方式来绘示。下文实施例已揭露足够的细节使本领域的一般技术人员得以具以实施。当然，本专利技术中也可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。同样地，图示中所表示的各实施例中的装置示意图并非意欲来限定装置的尺寸，特别是在某些情况下，为了使本专利技术可更清晰地呈现，部分组件的尺寸可能被放大地呈现于图中。再者，多个实施例中所揭示的相同组件将以相同或相似的符号来标示，以使说明更容易且清晰。请参阅图1A、图1B及图2，其中图1A为依据本专利技术实施例所绘示的内存阵列完成定义基板上多条有源区域线条的图案化第一硬掩膜后的局部示意图，图1B及图2为图1A中沿着切线I-I’所作的横断面视图。首先，如图1A及图1B所示，提供一基板10，例如一硅基板，接着在基板10的主表面10a上形成硅氧垫层12以及氮化硅垫层14。接着，进行第一次光刻工艺，于氮化硅垫层14上形成图案化的第一硬掩膜层16，其定义出多条平行的有源区域线条图案(或称第一浅沟绝缘图案)，沿着一第一方向延伸。上述第一硬掩膜层16包括多个线型沟渠图案116，其定义出第一浅沟绝缘结构。根据本专利技术实施例，上述第一硬掩膜层16的厚度介于800-1200埃(angstrom)之间。从图1B可看出，各沟渠图案116以具有倾斜、向下渐缩的侧壁116a横断面轮廓为佳。接下来，如图2所示，在基板10上全面沉积一第二硬掩膜层20，例如含碳材料，以及一抗反射层22，例如氮氧化硅(siliconoxynitride)。其中，第二硬掩膜层20填入各沟渠图案116中，并且覆盖住上述第一硬掩膜层16。接着，在抗反射层22上形成一光刻胶层24。根据本专利技术实施例，上述第二硬掩膜层20的厚度介于1000-4000埃。请参阅图3A至图3C，其中，图3A表示出在光刻胶层中定义出沿着第二方向延伸的第二浅沟绝缘图案后的内存阵列的顶视图，图3B及图3C分别为图3A中沿着切线II-II’及III-III’所作的横断面视图。如图3A至图3C所示，进行第二次光刻工艺以在光刻胶层24中形成多条沿着一第二方向延伸且彼此平行的沟渠图案124。从图3A中可看出，彼此平行的沟渠图案124与下方的沟渠图案116交叉于重叠区130，如此定义出多个长菱形(rhomboid-shaped)有源区域图案200。各个长菱形有源区域图案200包括两个相对长边200a以及两相对短边200b。沿着第二方向，在重叠区130之间提供有多个子区域132，其紧贴着各个长菱形有源区域图案200的短边200b。根据本专利技术实施例，第一方向并不垂直于第二方向，也就是说，第一方向与第二方向之间可具有一锐角。沿着第二方向，在后续步骤中于基板10中形成与第一浅沟绝缘结构交叉的第二浅沟绝缘结构。在图3A中，区域130、132、116及124的宽度分别以w1、w2、w3及w4表示，第一方向及第二方向也在图中被标示出来。如图4A及图4B所示，利用图案化的光刻胶层24作为刻蚀抵挡层进行各向异性干刻蚀工艺，经由沟渠图案124依序向下刻蚀抗反射层22、第二硬掩膜层20、第一硬掩膜层16以及部分的氮化硅垫层14，如此在第二硬掩膜层20及第一硬掩膜层16中形成沟渠图案134。根据本专利技术实施例，从重叠区130中移除的氮化硅垫层14的厚度会较从子区域132中被移除的还要多。例如，氮化硅垫层14可以全部从重叠区130移除，以裸露出硅氧垫层12，而在子区域132仅有一小部分的氮化硅垫层14被移除。在较佳的情况下，各个沟渠图案134具有向下渐缩的侧壁横断面轮廓。另外，根据本专利技术的另一实施例，氮化硅垫层14可以全部从沟渠图案124移除，以在区域130裸露出硅氧垫层12。图4A中表示出这个区域130的横断面。从图4B中可看出在，区域132中仅有本文档来自技高网...

【技术保护点】
一种内存阵列结构，其特征在于，包含：多个长菱形有源区域位于一基板中，其中各个长菱形有源区域具有一对长边及一对短边；一第一浅沟绝缘结构，紧贴着所述长边沿着一第一方向延伸，其中所述第一浅沟绝缘结构具有单一深度d1；以及一第二浅沟绝缘结构，紧贴着所述短边沿着一第二方向延伸，其中所述第二浅沟绝缘结构具有两个深度d2及d3，其中深度d1及d2都较深度d3浅。

【技术特征摘要】
2012.09.13 US 13/615,5261.一种制造一半导体结构的方法，其包括：在一基板上形成一图案化的第一硬掩膜层，所述图案化的第一硬掩膜层包括多个第一浅沟绝缘图案，沿着一第一方向延伸；在所述基板上与所述图案化的第一硬掩膜层上形成一第二硬掩膜层；在所述第二硬掩膜层上形成一图案化的光刻胶层，所述图案化的光刻胶层包括多个第二浅沟绝缘图案，沿着一第二方向延伸，且所述第一浅沟绝缘图案与所述第二浅沟绝缘图案交叉于多个重叠区；利用所述图案化的光刻胶层作为刻蚀抵挡层，进行一第一刻蚀工艺，以将所述第二浅沟绝缘图案转移至所述图案化的第一硬掩膜层与所述第二硬掩膜层；以及以所述图案化的第一硬掩膜层作为刻蚀抵挡层，进行一第二刻蚀工艺，以移转所述第一浅沟绝缘图案与所述第二浅沟绝缘图案至所述基板，从而形成...

【专利技术属性】
技术研发人员：林瑄智，林正平，张锦标，黄仁瑞，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：台湾;71