沟槽隔离结构及其制作方法技术

本发明专利技术揭露了一种沟槽隔离结构及其制作方法，所述沟槽隔离结构制作方法包括：提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；对所述沟槽进行填充，形成氧化物填充层；利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；去除所述沟槽中的部分氧化物填充层；在所述氧化物填充层和阻挡层表面形成隔离层；以及去除阻挡层以及阻挡层上方的隔离层。本发明专利技术可以防止氧化物填充层中的氧元素扩散到栅极介电层或相邻的层中对器件电性能造成影响，有利于提高半导体器件的可靠性。

【技术实现步骤摘要】
沟槽隔离结构及其制作方法
本专利技术涉及集成电路制造领域，尤其涉及一种沟槽隔离结构及其制作方法
技术介绍
半导体集成电路工艺中，每一代工艺都在降低电压，以减小晶体管的功耗达到更高的集成度和更高性能的产品。降低栅极介电厚度是其中简便又不引起额外成本的做法，但当栅极介电层厚度被降到5nm以下时，越来越多的电子由于量子隧穿效应而穿过栅极介电层，不但使晶体管不能正常地工作，还造成大量的漏电和无谓的功耗。为了解决这个问题，采用高K（相对介电常数）介质来替代之前使用的氧化硅，可以得到一个较薄的等效氧化硅隔离厚度(EquivalentOxideThickness，简称EOT)，也就是说，可以在不增加电学厚度的前提下允许增加绝缘层厚度，能保证工艺要求，从而可以继续依照摩尔定律来缩小器件尺寸。详细的，请参考图1A至图1C，其为现有的沟槽隔离结构制作方法的各步骤相应结构的剖面示意图。参考图1A所示，首先提供半导体衬底101，所述半导体衬底101上包括氧化层102和阻挡层103。阻挡层103是作为之后化学机械研磨的阻挡层，防止研磨时对下层造成损伤。然后，刻蚀所述阻挡层103、氧化层102和半导体衬底101，在半导体衬底101中形成沟槽。接着，利用HARP工艺对沟槽进行填充，形成氧化物填充层104，所述氧化物填充层104还覆盖在所述阻挡层103的表面。通常，所述氧化物填充层104的材料为氧化硅。参考图1B所示，对氧化物填充层104表面进行化学机械研磨，去除对沟槽填充时在阻挡层103表面形成的多余的氧化硅。参考图1C所示，去除半导体衬底101上的阻挡层103。通常使用刻蚀的方法去除阻挡层103。然而，在实际生产中发现，利用上述方法形成的沟槽隔离结构在后续的金属栅极形成后的高温退火工艺过程中，氧化物填充层中的氧易扩散到其上层的栅极介电层或相邻的层中，导致栅极介电层的介电常数变低，器件的电性能变差，影响产品的可靠性和良率。
技术实现思路
本专利技术提供了一种沟槽隔离结构及其制作方法，以解决氧化物填充层中的氧元素易扩散到栅极介电层或相邻的层中，使得器件的电性能变差的问题。为解决上述问题，本专利技术披露了一种沟槽隔离的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；对所述沟槽进行填充，形成氧化物填充层；利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；去除所述沟槽中的部分氧化物填充层；在所述氧化物填充层和阻挡层表面形成隔离层；以及去除阻挡层以及阻挡层上方的隔离层。可选的，所述氧化物填充层的材质为氧化硅。可选的，对所述氧化物填充层进行部分移除是利用湿法刻蚀工艺来实现的。可选的，其特征在于，所述湿法刻蚀工艺所使用的刻蚀液体是稀释的氢氟酸，刻蚀时间为10秒～200秒。可选的，所述隔离层材质为介电常数与氧化物填充层材质的介电常数相近或相同的不含氧的材质。可选的，其特征在于，所述隔离层由物理气相沉积工艺形成，也可由化学气相沉积工艺形成。可选的，其特征在于，所述隔离层材质为氮化硼。可选的，其特征在于，所述隔离层构成的氮化硼掺杂有碳。可选的，所述隔离层厚度为可选的，用化学机械研磨工艺来去除阻挡层以及阻挡层上方的隔离层。相应的，本专利技术还提供一种由上述制作方法形成的沟槽隔离结构，包括：形成于半导体衬底中的沟槽；填充在所述沟槽内的氧化物填充层；以及填充在所述沟槽内且覆盖在氧化物填充层上的隔离层。与现有技术相比，本专利技术的沟槽隔离结构包括了氧化物填充层和其表面的隔离层，隔离层起到隔离氧元素扩散到高介电常数的栅极介电层或相邻的层中的作用，防止其对器件电性能造成影响，有利于提高半导体器件的可靠性。附图说明图1A～1C为现有的沟槽结构填充的各步骤相应结构的剖面示意图；图2为本专利技术所提供的沟槽隔离结构的制造方法的流程图；图3A～3F为本专利技术所提供的沟槽结构填充的各步骤相应结构的剖面示意图。具体实施方式根据
技术介绍
所述，在金属栅极形成后的高温退火过程后，氧化物填充层中的氧元素会扩散到高介电常数的栅极介电层或相邻的层中，使其相对介电常数变低，等效氧化硅绝缘厚度增加。使得器件的电性能变差，影响其功效和可靠性的问题。因此，本专利技术提出一种沟槽隔离结构及其制作方法，所述沟槽隔离结构包括氧化物填充层和其表面的隔离层，隔离层起到隔离氧元素扩散到高介电常数的栅极介电层或相邻的层中的作用，防止其对器件电性能造成影响，有利于提高半导体器件的可靠性。请参考图2，其为本专利技术实施例所提供的隔离结构的制造方法的流程图，结合该图2，该方法包括以下步骤：步骤S21，提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；步骤S22，刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；步骤S23，对所述沟槽进行填充，形成氧化物填充层；步骤S24，利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；步骤S25，去除所述沟槽中的部分氧化物填充层；步骤S26，在所述氧化物填充层和阻挡层表面形成隔离层；步骤S27，去除阻挡层以及阻挡层上方的隔离层。下面将结合剖面示意图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应所述理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。参考图3A所示，并结合步骤S21，首先提供半导体衬底301，所述半导体衬底上形成有氧化层302和阻挡层303。所述氧化层302用于降低半导体衬底301与阻挡层303之间的应力；所述阻挡层303是作为之后化学机械研磨的阻挡层，防止研磨时对下层造成损伤。继续参考图3A，结合步骤S22，接着，刻蚀所述阻挡层303、氧化层302以及半导体衬底301，在半导体衬底301中形成沟槽。继续参考图3A，结合步骤S23，对沟槽进行填充，形成氧化物填充层304。优选地，利用HARP工艺对沟槽进行填充，所述氧化物填充层304的材料为氧化硅。参考图3B所示，并结合步骤S24，利用化学机械研磨工艺去除所述阻挡层303上的氧化物填充层304。参考图3C所示，并结合步骤S25，去除所述沟槽中的部分氧化物填充层304，被移除后形成的开口用来在后续步骤中形成隔离氧扩散的隔离层。对所述氧化物填充层进行部分移除可以利用湿法刻蚀或干法刻蚀工艺来实现的，在本实施例中，采用湿法刻蚀工艺，所使用的刻蚀液体优选是稀释的氢氟酸，刻蚀时间为10秒～200秒。当然，本专利技术所述湿法刻蚀工艺所使用的刻蚀液种类和刻蚀工艺参数本文档来自技高网...

【技术保护点】
一种沟槽隔离结构的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；对所述沟槽进行填充，形成氧化物填充层；利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；去除所述沟槽中的部分氧化物填充层；在所述氧化物填充层和阻挡层表面形成隔离层；以及去除所述阻挡层以及阻挡层上方的隔离层。

【技术特征摘要】
1.一种沟槽隔离结构的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；对所述沟槽进行填充，形成氧化物填充层；利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；去除所述沟槽中的部分氧化物填充层；在所述氧化物填充层和阻挡层表面形成隔离层，所述隔离层材质为介电常数与氧化物填充层材质的介电常数相近或相同的不含氧的材质；以及去除所述阻挡层以及阻挡层上方的隔离层。2.如权利要求1所述的沟槽隔离结构的制作方法，其特征在于，所述氧化物填充层的材质为氧化硅。3.如权利要求2所述的沟槽隔离结构的制作方法，其特征在于，利用湿法刻蚀工艺去除所述沟槽中的部分氧化物填充层。4.如权利要求3所述的沟槽隔离结构的制作方法，其特征在于，所述湿法刻蚀工艺所使用的刻蚀液体是稀释的氢氟酸，刻蚀时间为10秒～20...

【专利技术属性】
技术研发人员：周鸣，平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31