衬底（1）具备相对于参考面具有5°以下的偏离角的主表面（MS）。参考面在六方晶系的情况下是{000-1}面且在立方晶系的情况下是{111}面。碳化硅层外延形成在衬底的主表面（MS）上。碳化硅层具备沟槽（6），沟槽（6）具有彼此相对的第一和第二侧壁（20a，20b）。第一和第二侧壁（20a，20b）中的每一个都包括沟道区。而且，第一和第二侧壁（20a，20b）中的每一个在六方晶系的情况下基本上都包括{0-33-8}面和{01-1-4}面之一，在立方晶系的情况下基本上包括{100}面。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】衬底（1）具备相对于参考面具有5°以下的偏离角的主表面（MS）。参考面在六方晶系的情况下是{000-1}面且在立方晶系的情况下是{111}面。碳化硅层外延形成在衬底的主表面（MS）上。碳化硅层具备沟槽（6），沟槽（6）具有彼此相对的第一和第二侧壁（20a，20b）。第一和第二侧壁（20a，20b）中的每一个都包括沟道区。而且，第一和第二侧壁（20a，20b）中的每一个在六方晶系的情况下基本上都包括{0-33-8}面和{01-1-4}面之一，在立方晶系的情况下基本上包括{100}面。【专利说明】碳化娃半导体器件及其制造方法
本专利技术涉及一种碳化硅半导体器件及其制造该碳化硅半导体器件的方法，更特别地，涉及包括具备沟槽的碳化硅层的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。
技术介绍
常规地，已经提出使用碳化硅(SiC)作为用于半导体器件的材料。例如，提出使用碳化硅形成沟槽栅型MOSFET (金属氧化物半导体场效应晶体管)(参见日本专利公布N0.2008-235546 (专利文献 I))。在该公开文献中，提出形成栅沟槽的锥形侧壁以便提高栅绝缘膜的击穿电压。具体而言，通过使用具有开口图案的蚀刻掩膜的各向异性蚀刻来部分移除由碳化硅制成的半导体层，且随后进行各向同性蚀刻，由此形成在半导体层中的栅沟槽具备锥形侧壁。引证文献列表专利文献PTLl:日本专利特开 N0.2008-235546
技术实现思路
技术问题在如该公开中公开的通过各向同性蚀刻形成侧壁的情况下，难以使侧壁对应于半极化面，诸如具有{0-33-8}面取向的面。这使得难以沿着各个侧壁充分提高沟道迁移率。为解决这个问题，本专利技术人已经发现用于使沟槽的各个侧壁对应于所谓的诸如具有{0-33-8}的面取向的面的半极化面的方法。而且，本专利技术人已经发现在应用这种方法时用于抑制沟道长度变化的方法。例如当沟道长度变化较大时，MOSFET的诸如阈值的器件特性会发生变化。已经做出本专利技术以解决上述问题且其目的是提供一种碳化硅半导体器件以及制造该碳化硅半导体器件的方法，以便提高沟道迁移率并抑制沟道长度变化。问题的解决方案本专利技术的碳化硅半导体器件包括衬底和碳化硅层。衬底由具有六方晶系和立方晶系之一的单晶结构的碳化硅制成。而且，衬底具备相对于参考面具有5°以下的偏离角的主表面。在六方晶系的情况下，参考面是1000-1}面，且在立方晶系的情况下是{111}面。碳化娃层外延形成在衬底的主表面上。碳化娃层具备沟槽，该沟槽具有彼此相对的第一和第二侧壁。第一和第二侧壁中每一个都包括沟道区。在六方晶系的情况下，第一和第二侧壁中每一个都基本上包括{0-33-8}面和{01-1-4}面之一，且在立方晶系的情况下基本上包括{100}面。这里，表述方式“侧壁基本上包括{0-33-8}面和{01-1-4}面之一”意图表不构成侧壁的晶面的是{0-33-8}面和{01-1-4}面之一，且构成侧壁的晶面是在〈1-100〉方向上相对于{0-33-8}面或{01-1-4}面具有不小于-3°且不大于3°的偏离角的面。应注意“在〈1-100〉方向上相对于{0-33-8}面或{01-1-4}面的偏离角”是指上述侧壁的法线与由〈1-100〉方向和〈0001〉方向定义的平面的正交投影和{0-33-8}面或{01-1-4}面的法线形成的角度。正值的符号对应于正交投影接近平行于〈1-100〉方向的情况，而负值的符号对应于正交投影接近平行于〈0001〉方向的情况。而且，表述方式“侧壁基本上包括{100}面”是指构成侧壁的晶面是{100}面的情况，以及构成侧壁的晶面是在任意取向上相对于{100}面具有不小于-3°且不大于3°的偏离角的晶面的情况。根据这种碳化硅半导体器件，侧壁基本上对应于{0-33-8}面、{01-1-4}面以及{100}面的其中之一，即对应于稳定的半极化面。通过使用这种侧壁作为沟道区，能提高沟道迁移率。而且，根据这种碳化硅半导体器件，衬底的主表面相对于参考面具有5°以下的偏离角。因此，外延形成在其上的碳化硅层的主表面也相对于参考面具有5°以下的偏离角。因此，可以抑制第一侧壁相对于碳化硅层的主表面的倾斜以及第二侧壁相对于其主表面的倾斜之间的差。因此，可抑制沿侧壁的沟道区的长度的变化，即沟道长度的变化。优选地，第一侧壁相对于主表面的倾斜与第二侧壁相对于主表面的倾斜之间的差是10°以下。优选地，在碳化硅半导体器件中，偏离角是0.5°以上。因此，可提高衬底上外延生长的速度。制造本专利技术中的碳化硅半导体器件的方法包括以下步骤。制备衬底。衬底由具有六方晶系和立方晶系之一的单晶结构的碳化硅制成。而且，衬底具备相对于参考面具有5°以下的偏离角的主表面。在六方晶系的情况下，参考面是{000-1}面，且在立方晶系的情况下是{111}面。随后，碳化硅层外延生长在衬底的主表面上。随后，具有彼此相对的第一和第二侧壁的沟槽形成在碳化硅层中。形成沟槽的步骤包括以下步骤:在碳化硅层上提供具有图案的掩膜层；以及使用掩膜层作为掩膜部分蚀刻碳化硅层。蚀刻步骤包括通过在含氧和氯的反应气体中加热碳化硅层而形成第一和第二侧壁的步骤。第一和第二侧壁中的每一个在六方晶系的情况下都基本上包括{0-33-8}面和{01-1-4}面之一，并且在立方晶系的情况下都基本上包括{100}面。本专利技术人已经发现通过加热碳化硅层(碳化硅的单晶层)同时将碳化硅层暴露至含氧和氯的反应气体，其表面可自发地形成为对应上述{0-33-8}面、{01-1-4}面或{100}面。而且，根据上述制造方法，衬底的主表面相对于参考面具有5°以下的偏离角。因此，外延形成在其上的碳化硅层的主表面也相对于参考面具有5°以下的偏离角。因此，可抑制第一侧壁相对于碳化硅主表面的倾斜与第二侧壁相对于其主表面的倾斜之间的差。因此，可抑制沿侧壁提供的沟道的长度的变化，即沟道的长度的变化。优选地，在上述制造方法中，蚀刻步骤包括在氧的流速与氯的流速的比不小于0.1且不大于0.2的条件下将反应气体供应给碳化硅层的步骤。优选地，在上述制造方法中，蚀刻步骤包括将碳化硅层的温度设定在不小于700° C且不大于1200° C的步骤。因此，在第一和第二侧壁的每一个中可更确定地包括期望的面。专利技术的有益效果根据本专利技术，在具有沿沟槽的各个侧壁的沟道区的碳化硅半导体器件中，可提高沟道迁移率且可抑制沟道长度的变化。【专利附图】【附图说明】图1是示出根据本专利技术的半导体器件的第一实施例的示意性平面图。图2是沿图1中的线I1-1I截取的示意性截面图。图3是示出在图1的碳化硅层中提供的并具有侧壁的沟槽的形状的示意性平面图。图4是图3的局部放大图，以说明沟槽的非对称性。图5是沿图4的线V-V截取的示意性截面图。图6是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图7是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图8是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图9是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图10是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图11是用于说明制造图1和图2中所示的半导体器件的方法的示意性截面图。图本文档来自技高网...
【技术保护点】
一种碳化硅半导体器件，包括：衬底（1），所述衬底（1）由具有六方晶系和立方晶系之一的单晶结构的碳化硅制成并具备相对于参考面具有5°以下的偏离角的主表面（MS），所述参考面在六方晶系的情况下是{000‑1}面，在立方晶系的情况下是{111}面；以及外延形成在所述衬底的所述主表面上的碳化硅层，所述碳化硅层具备沟槽（6），所述沟槽（6）具有彼此相对的第一和第二侧壁（20a，20b），所述第一和第二侧壁中的每一个都包括沟道区，所述第一和第二侧壁中的每一个在六方晶系的情况下基本上包括{0‑33‑8}面和{01‑1‑4}面之一，在立方晶系的情况下基本上包括{100}面。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：日吉透，增田健良，和田圭司，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。