封装结构及其制造方法技术

一种封装结构及其制造方法，该封装结构包括一基板、多个第一电子元件、至少一第二电子元件、一第一覆盖层以及一线路层。基板的表面具有一第一元件区域以及一第二元件区域。多个第一电子元件设置于基板的第一元件区域内，所述第一电子元件中的至少其中之一具有一第一导电接点。第二电子元件设置于基板的第二元件区域。所述封装结构利用基板上的电子元件的高度差异，形成具有凹部的第一覆盖层，第一覆盖层并具有一第一裸露区域以暴露第一导电接点。线路层覆盖至少部分凹部以及暴露的第一导电接点。

【技术实现步骤摘要】
封装结构及其制造方法
本专利技术涉及一种封装结构及其制造方法，且特别是涉及一种可提升封装空间利用率的封装结构及其制造方法。
技术介绍
现今的电子产品已常见于娱乐、通讯、功率转换、网络、电脑及消费产品的领域。电子产品亦可见于军事应用、航空、汽车、工业控制器、与办公室设备。从系统观点来看，现今的电子产品讲求轻薄短小，使得电子元件与线路的分布密度过高，而使用者对于系统加快处理速度(processingspeed)与缩小尺寸的需求也日益增加，除了需要维持高效能且稳定的质量，更必须节省空间以达到轻薄短小的目的。系统的效能与整个系统架构有关，虽然目前晶片工艺的硅穿孔技术(ThroughSiliconVia,TSV)强调芯片堆叠可有效节省空间与线路长度，但是缩减的线路长度有限，多为毫微米或微米等级。当电子产品的发展日渐趋向微小化的形式，可符合电性上效能稳定的需求且具有较小及较薄体积的封装结构，一直是电子产品设计上的追求。
技术实现思路
本专利技术实施例的主要目的在于提供一种封装结构及其制造方法，其利用基板上的电子元件的高度差异，形成具有凹部的第一覆盖层，而将线路层上移至基板上的至少一个电子元件的上方，可达到微小化与降低成本的效果。本专利技术实施例提供一种封装结构，包括一基板、多个第一电子元件、至少一第二电子元件、一第一覆盖层以及一线路层。基板的一表面上具有一第一元件区域以及一第二元件区域。多个第一电子元件设置于基板的第一元件区域内，所述多个第一电子元件中的至少其中之一具有至少一第一导电接点。所述至少一第二电子元件设置于基板的第二元件区域。第一覆盖层覆盖所述第一元件区域以及第二元件区域，第一覆盖层并具有一凹部以及至少一第一裸露区域。凹部是设置于所述至少一第二元件区域的上，而第一裸露区域暴露所述至少一第一导电接点。线路层覆盖至少部分凹部以及所述暴露的至少一第一导电接点，且线路层是电性连接至所述至少一第一导电接点。其中，所述至少一第一裸露区域为穿孔，该线路层顺形地覆盖所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。其中，所述至少一第一裸露区域为穿孔，该线路层填充所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。其中，该凹部的侧壁与该凹部的底面相交形成夹角，该夹角为90度至135度之间。其中，该凹部的侧壁为阶梯形状。其中，该第二元件区域内具有至少一第二导电接点，该第一覆盖层还包括至少一第二裸露区域，所述至少一第二裸露区域暴露所述至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。其中，该第一覆盖层还包括至少一第三裸露区域，所述至少一第三裸露区域暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。其中，所述封装结构还包括：第三元件区域，设置于该凹部上，该第三元件区域具有至少一第三电子元件，所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及第二覆盖层，覆盖所述至少一第三电子元件。其中，所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。本专利技术实施例另提供一种封装结构的制造方法，包括下列步骤。首先，配置多个电子元件于一基板上，所述多个电子元件中的至少一第一电子元件具有一第一导电接点。接着，形成一第一覆盖层以包覆所述多个电子元件，其中第一覆盖层具有一凹部，凹部位于所述多个电子元件中的至少一第二电子元件之上。然后，在第一覆盖层上形成至少一第一裸露区域，以暴露所述至少一第一导电接点。最后，在第一覆盖层上形成一线路层以覆盖至少部分凹部以及所述暴露的至少一第一导电接点，且线路层电性连接至所述至少一第一导电接点。其中，该制造方法还包括在该第一覆盖层上形成至少一第二裸露区域，以暴露该基板上的至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。其中，该制造方法还包括在该第一覆盖层上形成至少一第三裸露区域，以暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。其中，该制造方法还包括：配置至少一第三电子元件于该凹部上，并使所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及形成第二覆盖层，以包覆所述至少一第三电子元件以及至少部分该线路层。其中，该制造方法还包括：所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。综上所述，本专利技术实施例提出的封装结构及其制造方法，通过基板上的至少一个电子元件上方的线路层，可提供电子系统于单一封装结构内完成电子元件的立体封装，并可缩短线路长度，以有效增加电子系统在电性上的效能，并可减少基板表面的使用面积，以提升封装结构的空间利用率等。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，但是此等说明与所附图式仅用来说明本专利技术，而非对本专利技术的权利范围作任何的限制。附图说明图1A至图1B是本专利技术一实施例的封装结构在制造过程中的俯视示意图。图1C显示图1B中的封装结构沿1C-1C线的剖面示意图。图1D显示图1B中的封装结构沿1D-1D线的剖面示意图图2A至图2B是本专利技术另一实施例的封装结构在制造过程中的俯视示意图。图3是本专利技术另一实施例的封装结构的剖面示意图。图4是本专利技术另一实施例的封装结构的剖面示意图。图5是本专利技术另一实施例的封装结构的剖面示意图。图6是本专利技术另一实施例的封装结构的制造方法的流程图。其中，附图标记说明如下：100、100’、200、300、400封装结构101基板条102切割线110基板111第一元件区域112第二元件区域113接垫115承载面121第一电子元件122第二电子元件123、123’、123”第三电子元件125第一导电接点127第二导电接点130第一覆盖层131第一裸露区域132第二裸露区域133第三裸露区域135凹部137底面139侧壁140线路层150第三元件区域160第二覆盖层G夹角S表面S1~S4步骤具体实施方式〔封装结构及其制造方法的实施例〕请一并参阅图1A至图1D，图1A至图1B是本专利技术一实施例的封装结构100在制造过程中的俯视示意图；图1C显示图1B中的封装结构100沿1C-1C线的剖面示意图；图1D显示图1B中的封装结构100沿1D-1D线的剖面示意图。封装结构100包括基板110、多个电子元件(包括第一电子元件121及第二电子元件122)、第一覆盖层130以及线路层140。如图1A所示，基板110可以为任何支撑电子元件(包括第一电子元件121及第二电子元件122)并可提供电子元件(包括第一电子元件121及第二电子元件122)电性连接功能的载体，例如印刷电路板(PrintedWiringBoard,PWB)或软硬电路板(flex-rigidwiringboard)。基板110包括至少一个接垫113与顶线路层(未绘示)。接垫113是导电材料所制成，以电性连接至导电线路(未绘示)或是其它功能的平面(未绘示)。于本实施例中，所述至少一个接垫113为接地垫，并电性连接至接地面(未绘示)，其中，接垫113与线路层(未绘示)皆位于基板110上或埋入电路基板110。基板1本文档来自技高网...

【技术保护点】
一种封装结构，其特征在于，包括：基板，该基板的表面上具有第一元件区域以及第二元件区域；至少一第一电子元件，设置于该基板的该第一元件区域内，所述至少一第一电子元件中的至少其中之一具有第一导电接点；至少一第二电子元件，设置于该基板的该第二元件区域；第一覆盖层，覆盖该第一元件区域内的至少一第一电子元件以及覆盖该第二元件区域内的至少一第二电子元件，该第一覆盖层具有凹部以及至少一第一裸露区域，该凹部设置于该第二元件区域之上，所述至少一第一裸露区域暴露所述至少一第一导电接点；以及线路层，覆盖至少部分该凹部以及该暴露的至少一第一导电接点，且电性连接至所述至少一第一导电接点。

【技术特征摘要】
1.一种封装结构，其特征在于，包括：基板，该基板的表面包括承载面，该承载面具有第一元件区域以及第二元件区域；至少一第一电子元件，设置于该基板的该第一元件区域内，所述至少一第一电子元件中的至少其中之一具有第一导电接点；至少一第二电子元件，设置于该基板的该第二元件区域；第一覆盖层，覆盖该第一元件区域内的至少一第一电子元件以及覆盖该第二元件区域内的至少一第二电子元件，该第一覆盖层具有凹部以及至少一第一裸露区域，该凹部设置于该第二元件区域之上，所述至少一第一裸露区域暴露所述至少一第一导电接点；以及线路层，覆盖至少部分该凹部以及该暴露的至少一第一导电接点，且电性连接至所述至少一第一导电接点；其中，设置于该第二元件区域上的第二电子元件至该承载面的垂直高度小于设置于该第一元件区域上的第一电子元件至承载面的垂直高度，该第一覆盖层是以模封材料顺形地覆盖该第一元件区域内的第一电子元件与该第二元件区域内的第二电子元件，从而在该第二元件区域之上形成该凹部。2.如权利要求1所述的封装结构，其特征在于，所述至少一第一裸露区域为穿孔，该线路层顺形地覆盖所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。3.如权利要求1所述的封装结构，其特征在于，所述至少一第一裸露区域为穿孔，该线路层填充所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。4.如权利要求1所述的封装结构，其特征在于，该凹部的侧壁与该凹部的底面相交形成夹角，该夹角为90度至135度之间。5.如权利要求1所述的封装结构，其特征在于，该凹部的侧壁为阶梯形状。6.如权利要求1所述的封装结构，其特征在于，该第二元件区域内具有至少一第二导电接点，该第一覆盖层还包括至少一第二裸露区域，所述至少一第二裸露区域暴露所述至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。7.如权利要求6所述的封装结构，其特征在于，该第一覆盖层还包括至少一第三裸露区域，所述至少一第三裸露区域暴露该基板上的至少一接垫，而该线路层覆盖该至少一接垫且电性连接至所述至少一接垫。8.如权利要求6所述的封装结构，其特征在于，所述封装结构还包括：第三元件区域，设置于该凹部上，该第三元件区域具有至少一第三电子元件，所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及第二覆盖层，覆盖所述至少一第三电子元件。9.如权利要求8所述的封装结构，其特征在于，所...

【专利技术属性】
技术研发人员：陈仁君，张欣晴，
申请(专利权)人：环旭电子股份有限公司， 环鸿科技股份有限公司，
类型：发明
国别省市：上海;31