本申请提供了一种差分存储NAND Flash存储器写操作的方法及装置，所述存储器包括存储阵列；其中，所述差分存储NAND Flash存储器写操作的方法包括：接收写操作指令，所述写操作指令包括目标数据和目标地址；根据所述目标地址将需要执行写操作的page数据读取到缓存器中；将所述目标数据和page数据更新生成目标page数据；对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。本申请可以提高所述NAND Flash写操作的可靠性，降低单位成本。
【技术实现步骤摘要】
【专利摘要】本申请提供了一种差分存储NAND?Flash存储器写操作的方法及装置，所述存储器包括存储阵列；其中，所述差分存储NAND?Flash存储器写操作的方法包括：接收写操作指令，所述写操作指令包括目标数据和目标地址；根据所述目标地址将需要执行写操作的page数据读取到缓存器中；将所述目标数据和page数据更新生成目标page数据；对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。本申请可以提高所述NAND?Flash写操作的可靠性，降低单位成本。【专利说明】差分存储NAND Flash存储器写操作的方法及装置
本申请涉及存储器
，特别是涉及一种差分存储NAND Flash存储器写操作方法，以及，一种差分存储NAND Flash存储器写操作的装置。
技术介绍
EEPROM (Electrically Erasable Programmable Read-Only Memory,电可擦可编程只读存储器)，一种掉电后数据不丢失的存储芯片。EEPROM可以在电脑上或专用设备上擦除已有信息，重新编程。参照图1，所示为一种传统的EEPROM架构示意图，每一个存储单元有一个浮动栅极(Floating gate cell),以及一个常规NMOS器件(金属-氧化物-半导体)构成，并且每一个存储单元需要一个门极(contact)将存储单元(cell)的漏极(drain)引到位线(BL)上,这样一方面单位存储成本相比Flash存储器要高一个数量级,并且很难推进到更先进的工艺节点。这样导致单位存储单元的成本较高，并且不容易得到更高的集成度，增加达到更大容量的产品的成本和难度。EEPROM作为早期出现的一种半导体存储器，在电子系统中有着广泛的应用。但是为了达到其独特的独立位的操作特性，这种架构单位成本相较与一种广泛应用的非挥发性半导体存储器Flash要大至少一个数量级。这种高单位成本一直制约着EEPROM的应用市场。NAND Flash内存是Flash内存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。参照图2，所示为NAND Flash工艺架构示意图，NAND Flash的工艺架构为数个存储单元(如16/32/64个存储单元)串联起来，然后通过一个漏极端选通管(DSG)和一个源极端选通管(SSG)控制选通或断开。NAND Flash的架构的优势是能够推进到更先进的工艺节点，比如现在已经到30nm以下。NAND Flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。但是NAND Flash相对于EEPROM可靠性较差。因此，本领域技术人员迫切需要解决的问题之一在于，提出了一种利用现有NAND工艺实现低成本可靠性高的EEPROM方案，通过优化算法提高了可靠性，保持EEPROM的特性。相比传统的EEPR0M，成本大大降低。
技术实现思路
本申请所要解决的技术问题是提供一种差分存储NAND Flash存储器写操作方法，以及，一种差分存储NAND Flash存储器写操作方法的装置，用以提高所述NAND Flash写操作的可靠性，降低单位成本。为了解决上述问题，本申请公开了一种差分存储NAND Flash存储器写操作的方法，所述存储器包括存储阵列；所述方法包括:接收写操作指令，所述写操作指令包括目标数据和目标地址；根据所述目标地址将需要执行写操作的page数据读取到缓存器中；将所述目标数据和page数据更新生成目标page数据；对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。优选地，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。优选地，所述的方法还包括:用相邻的两个存储单元生成存储位，所述存储位存储I比特数据。优选地，所述根据目标地址将需要执行写操作的page数据读取到缓存器中的步骤包括:根据目标地址在所述存储阵列中查询，获取对应数据；将所述对应数据的page数据读取到缓存器中。优选地，所述将目标数据和page数据更新生成目标page数据的步骤包括:将所述目标数据替换所述对应数据；所述page数据中的非对应数据保留不变。优选地，所述相邻的两个存储单元包括:位线方向相邻的两个存储单元；字线方向相邻的两个存储单元；位线与字线对角线方向相邻的两个存储单元。本申请实施例还公开了一种差分存储NAND Flash存储器写操作的装置，所述存储器包括存储阵列；所述装置包括:写指令接收模块，用于接收写操作指令，所述写操作指令包括目标数据和目标地址；Page数据读取模块，用于根据所述目标地址将需要执行写操作的page数据读取到缓存器中；目标数据生成模块，用于将所述目标数据和page数据更新生成目标page数据；目标page数据存储模块，用于对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。优选地，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。优选地，所述的装置还包括:存储位生成模块，用于将相邻的两个存储单元生成存储位，所述存储位存储I比特数据。优选地，所述根据数据读取模块包括:对应数据获取子模块，用于根据目标地址在所述存储阵列中查询，获取对应数据；对应数据读取子模块，用于将所述对应数据的page数据读取到缓存器中。优选地，所述目标数据生成模块包括:对应数据替换子模块，用于将所述目标数据替换所述对应数据；非对应数据保留子模块，用于所述page数据中的非对应数据保留不变。优选地，所述相邻的两个存储单元包括:位线方向相邻的两个存储单元；字线方向相邻的两个存储单元；位线与字线对角线方向相邻的两个存储单元。与现有技术相比，本申请包括以下优点:本申请通过写操作指令中的目标地址获取NAND Flash的存储阵列对应地址中的对应数据，根据对应数据获取对应数据所属的page数据，读取page数据到缓存器，在缓存器中用写操作指令中的目标数据替换对应数据，更新page数据生成目标page数据。再擦除存储阵列中的page数据，将目标page数据编写到存储阵列。同时使用相邻的两个存储单元表征一比特数据，即采用两个存储单元的阈值电压差表征一比特数据，能够增加数据存储和处理的准确性，也使数据被保持的能力大幅度提高，也可以提高可靠性。【专利附图】【附图说明】图1是一种传统的EEPROM存储阵列部分架构的示意图；图2是NAND Flash存储阵列部分架构的示意图；图3是本申请一种差分存储NAND Flash存储器写操作的方法实施例1的流程图；图4是本申请一种差分存储NAND Flash存储器写操作的方法实施例2的流程图；图5是本申请NAND Flash存储块架构的示意图；图6是本申请一种差分存储NAND Flash存储器写操作的装置实施例1的结构框图；图7是本申请一种差分存储NAND Flash存储器写操作本文档来自技高网...
【技术保护点】
一种差分存储NAND Flash存储器写操作的方法，其特征在于，所述存储器包括存储阵列；所述方法包括：接收写操作指令，所述写操作指令包括目标数据和目标地址；根据所述目标地址将需要执行写操作的page数据读取到缓存器中；将所述目标数据和page数据更新生成目标page数据；对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
【技术特征摘要】
【专利技术属性】
技术研发人员：舒清明，苏志强，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。