本发明专利技术公开了一种CMOS工艺中集成SONOS器件和LDMOS器件的方法，包括步骤：步骤一、在硅衬底上形成浅沟槽隔离结构；形成阱区；进行阈值电压调整注入。步骤二、形成第一预氧层。步骤三、将SONOS器件形成区域的第一预氧层去除。步骤四、淀积ONO层。步骤五、对ONO层进行刻蚀，同时形成SONOS器件和LDMOS器件的栅介质层。步骤六、形成CMOS逻辑器件的栅氧化层。步骤七、进行多晶硅淀积，对多晶硅进行刻蚀同时形成SONOS器件、LDMOS器件和CMOS逻辑器件的栅极多晶硅。步骤八、进行轻掺杂源漏注入；形成侧墙；进行源漏注入。本发明专利技术能减少光刻版的层数，降低芯片的制造成本。
【技术实现步骤摘要】
CMOS工艺中集成SONOS器件和LDMOS器件的方法
本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种CMOS工艺中集成SONOS器件和LDMOS器件的方法。
技术介绍
非挥发行存储器(NVM)技术发性发展至今，主要有浮栅(floating gate)技术、分压栅(split gate)技术以及 S0N0S(Silicon-0xide-Nitride-0xide-Silicon,娃氧化氮氧化硅)技术。SONOS技术应用广泛，具有操作电压低，速度快，容量大等优点。随着移动互联网技术的高速发展，尤其是以移动终端为主要市场应用的半导体市场快速崛起，其中代表的新兴半导体是以触摸屏控制为应用集成了微处理器，CODE存储器件，高压器件如LDMOS器件等。这就需要高压器件和嵌入式存储器件集成于同一平台。将存储器和高压器件嵌入到标准CMOS逻辑工艺需要新增加10层以上的光刻版，设计和制造成本都非常高。如图1所示，现有N型S0N0S器件的结构示意图；现有N型S0N0S器件:包括P型阱区101，在所述P型阱区101上依次形成有第一氧化硅层103、第二氮化硅层104和第三氧化娃105,由所述第一氧化娃层103、第二氮化娃层104和第三氧化娃105组成0N0层,所述第一氧化硅层103为器件的隧穿氧化层，所述第二氮化硅层104为数据存储介质层，所述第三氧化硅105为控制氧化层。在所述0N0层上方形成有栅极多晶硅106。在所述栅极多晶硅106的侧面形成有侧墙107，所述0N0层也延伸到所述侧墙107的下方。所述栅极多晶硅106所覆盖的所述P型阱区101为沟道区，在所述沟道区中形成有阈值电压调整注入区102，该阈值电压调整注入区102为一 N-区，用于调整器件的阈值电压。在所述栅极多晶硅106两侧的所述P型阱区101形成有对称设置的轻掺杂源漏(LDD)区108和源漏区109，所述轻掺杂源漏区108和所述栅极多晶硅106的边缘自对准，所述源漏区109和所述侧墙107的边缘自对准。在器件进行写入操作时，在所述栅极多晶硅106上偏置正电压VP0S，在所述源漏区109上偏置负电压VNEG，在所述P型阱区101上也偏置负电压VNEG，这样就形成了从所述栅极多晶硅106到所述沟道区之间的隧穿电压差(VP0S-VNEG)，从而发生电子的FN遂穿，即所述沟道区的电子通过F-N隧穿方式穿过所述第一氧化硅层103进入到所述第二氮化硅层104中并且被所述第二氮化硅层104的陷阱捕获。对于现有P型S0N0S器件，各区域的掺杂和现有N型S0N0S器件相反，如沟道区为N型，源漏区为P型。将现有S0N0S器件嵌入到标准的CMOS工艺需要额外增加3?4层光刻层，如包括:隧穿氧化层定义光刻层，存储管沟道调整注入光刻层，存储管0N0介质膜定义光刻层，存储管LDD注入光刻层等。如图2A所示，是现有非对称N型LDMOS器件的结构示意图；现有N型LDMOS器件包括:硅衬底201，在所述硅衬底201中形成有浅沟槽隔离结构，由填充于浅沟槽中的浅沟槽场氧203隔离出有源区。所述硅衬底201中形成有N型阱区(NWELU202;在所述N型阱区202中形成有P型阱区(PWELL) 204，在所述硅衬底201的表面依次形成有栅介质层205如栅氧化层和栅极多晶硅206，由所述栅极多晶硅206所覆盖的所述P型阱区204组成沟道区。源区207为一 N+区，形成有所述P型阱区204中；漏区208为一 N+区，形成于所述N型阱区202，所述漏区208和所述沟道区之间隔离有一个浅沟槽场氧203，该浅沟槽场氧203和所述沟道区也相隔一段距离，所述栅极多晶硅206延伸到该浅沟槽场氧203的上方；由所述沟道区到所述漏区208之间的所述N型阱区202组成器件的漂移区(N-Drift)。在所述P型阱区204形成有背栅电极引出区209，该背栅电极引出区309为一 N+区。在所述源区207、所述漏区208、所述栅极多晶硅206以及所述背栅电极引出区209的上方分别形成有金属接触210并分别引出源极、漏极、栅极和背栅电极。如图2B所示，是现有非对称P型LDMOS器件的结构示意图；现有P型LDMOS器件形成于硅衬底上的深N型阱区(DNWELU301中，在所述硅衬底中形成有浅沟槽隔离结构，由填充于浅沟槽中的浅沟槽场氧303隔离出有源区。所述深N型阱区301中形成有P型阱区302 ;在所述P型阱区302中形成有N型阱区304，在所述硅衬底的表面依次形成有栅介质层305如栅氧化层和栅极多晶硅306，由所述栅极多晶硅306所覆盖的所述N型阱区304组成沟道区。源区307为一 P+区，形成有所述N型阱区304中；漏区308为一 P+区，形成于所述P型阱区302，所述漏区308和所述沟道区之间隔离有一个浅沟槽场氧303，该浅沟槽场氧303和所述沟道区也相隔一段距离，所述栅极多晶硅306延伸到该浅沟槽场氧303的上方；由所述沟道区到所述漏区308之间的所述P型阱区302组成器件的漂移区(P-Drift)。在所NP型阱区304形成有背栅电极引出区309，该背栅电极引出区309为一 N+区。在所述源区307、所述漏区308、所述栅极多晶硅306以及所述背栅电极引出区309的上方分别形成有金属接触310并分别引出源极、漏极、栅极和背栅电极。LDMOS器件的特点是在栅极多晶硅的下方形成有较厚栅介质层用于承受高压如在栅极上所加的高压，栅介质层需要通过光刻定义和刻蚀以形成。另外，LDMOS器件还需要在形成漂移区用于承受器件的源漏之间的高压，漂移区包括P型漂移区(P-Drift)和N型漂移区(N-Drift)两种，也需要通过两层光刻来形成。另外，LDMOS器件还需要两至三层光刻工艺形成高压阱区(HVWELL)来实现器件的高压耐压，如高压的N型阱区(NWELL)，P型阱区(PWELL)和深N型阱区(DNWELL)。这样，现有技术中需要增加6?7层光刻工艺来实现将LDMOS器件嵌入到标准的CMOS工艺中。故现有技术中，如果将SONOS器件和高压的LDMOS器件嵌入到标准CMOS工艺中，比起标准CMOS工艺需要额外增加9?11层光刻版，这使得工艺和制造成本都比较高。
技术实现思路
本专利技术所要解决的技术问题是提供一种CMOS工艺中集成SONOS器件和LDMOS器件的方法，能大大减少光刻版的层数，大大降低芯片的制造成本。为解决上述技术问题，本专利技术提供的CMOS工艺中集成S0N0S器件和LDMOS器件的方法用于在同一硅衬底上集成S0N0S器件、LDMOS器件以及CMOS逻辑器件，包括如下步骤:步骤一、在所述硅衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区；形成阱区；进行阈值电压调整注入。步骤二、在步骤一之后的所述硅衬底表面形成第一预氧层。步骤三、采用光刻刻蚀工艺对所述第一预氧层进行刻蚀，将所述S0N0S器件形成区域的所述第一预氧层去除并露出所述硅衬底表面，将所述S0N0S器件形成区域外的所述第一预氧层保留。步骤四、在所述硅衬底正面依次淀积第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、所述第二氮化硅层和所述第三氧化硅层组成一 ONO层，所述ONO层覆盖于所述SONOS器件形成区域的所述硅衬底表面以本文档来自技高网...
【技术保护点】
一种CMOS工艺中集成SONOS器件和LDMOS器件的方法，用于在同一硅衬底上集成SONOS器件、LDMOS器件以及CMOS逻辑器件，其特征在于，包括如下步骤：步骤一、在所述硅衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区；形成阱区；进行阈值电压调整注入；步骤二、在步骤一之后的所述硅衬底表面形成第一预氧层；步骤三、采用光刻刻蚀工艺对所述第一预氧层进行刻蚀，将所述SONOS器件形成区域的所述第一预氧层去除并露出所述硅衬底表面，将所述SONOS器件形成区域外的所述第一预氧层保留；步骤四、在所述硅衬底正面依次淀积第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、所述第二氮化硅层和所述第三氧化硅层组成一ONO层，所述ONO层覆盖于所述SONOS器件形成区域的所述硅衬底表面以及所述SONOS器件形成区域外的所述第一预氧层表面；步骤五、采用光刻刻蚀工艺对所述ONO层进行刻蚀，同时形成所述SONOS器件和所述LDMOS器件的栅介质层，所述SONOS器件的栅介质层由刻蚀后位于所述SONOS器件形成区域的所述ONO层组成，所述LDMOS器件的栅介质层由刻蚀后位于所述LDMOS器件形成区域的所述第一预氧层和所述ONO层叠加组成；采用刻蚀工艺将所述SONOS器件和所述LDMOS器件的栅介质层之外的所述第一预氧层全部去除；步骤六、形成所述CMOS逻辑器件的栅氧化层；步骤七、进行多晶硅淀积，采用光刻刻蚀工艺对所述多晶硅进行刻蚀同时形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的栅极多晶硅；步骤八、进行轻掺杂源漏注入在各所述栅极多晶硅两侧的所述硅衬底中形成轻掺杂源漏注入区；在各所述栅极多晶硅的侧面形成侧墙；进行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的源区和漏区。...
【技术特征摘要】
1.一种CMOS工艺中集成SONOS器件和LDMOS器件的方法，用于在同一硅衬底上集成SONOS器件、LDMOS器件以及CMOS逻辑器件，其特征在于，包括如下步骤: 步骤一、在所述硅衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区；形成阱区；进行阈值电压调整注入； 步骤二、在步骤一之后的所述硅衬底表面形成第一预氧层； 步骤三、采用光刻刻蚀工艺对所述第一预氧层进行刻蚀，将所述SONOS器件形成区域的所述第一预氧层去除并露出所述硅衬底表面，将所述SONOS器件形成区域外的所述第一预氧层保留； 步骤四、在所述硅衬底正面依次淀积第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、所述第二氮化硅层和所述第三氧化硅层组成一 ONO层，所述ONO层覆盖于所述SONOS器件形成区域的所述硅衬底表面以及所述SONOS器件形成区域外的所述第一预氧层表面； 步骤五、采用光刻刻蚀工艺对所述ONO层进行刻蚀，同时形成所述SONOS器件和所述LDMOS器件的栅介质层，所述SONOS器件的栅介质层由刻蚀后位于所述SONOS器件形成区域的所述ONO层组成，所述LDMOS器件的栅介质层由刻蚀后位于所述LDMOS器件形成区域的所述第一预氧层和所述ONO层叠加组成；采用刻蚀工艺将所述SONOS器件和所述LDMOS器件的栅介质层之外的所述第一预氧层全部去除； 步骤六、形成所述CMOS逻辑器件的栅氧化层； 步骤七、进行多晶硅淀积，采用光刻刻蚀工艺对所述多晶硅进行刻蚀同时形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的栅极多晶硅； 步骤八、进行轻掺杂源漏注入在各所述栅极多晶硅两侧的所述硅衬底中形成轻掺杂源漏注入区；在各所述栅极多晶硅的`侧面形成侧墙；进行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的源区和漏区。2.如权利要求1所述的方法，其特征在于:所述第一预氧层的厚度为100埃~150埃；所述第一氧化硅层的厚度为1...
【专利技术属性】
技术研发人员：陈广龙，谭颖，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。