一种含金属栅极的半导体器件及其制备方法技术

本发明专利技术涉及一种含金属栅极的半导体器件及其制备方法，包括：提供一包含金属栅极的半导体衬底，所述金属栅极的最上层为金属材料层；以所述金属材料层为阳极，在电解液中进行电解，在所述金属材料层表面形成具有微孔的金属氧化物材料层，以增强所述金属材料层与其上方将形成的接触孔蚀刻停止层之间的粘附性能。在本发明专利技术中对所述金属材料层进行电解，在金属材料层的表面生成金属氧化物层，由于所述金属氧化物层上具有均匀分布的微孔，表面更为粗糙，所述金属氧化物层与上方所形成的接触孔蚀刻停止层之间的粘附力更强，因此在蚀刻或者平坦化的过程中两者不会分离，不再发生脱落。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及。
技术介绍
在集成电路制造领域，随着MOS晶体管的不断缩小，尤其是在32nm以下的工艺中，各种因为器件的物理极限所带来的二级效应不可避免，器件的特征尺寸按比例缩小变得困难，其中MOS晶体管器件及其电路制造领域容易出现从栅极向衬底的漏电问题。当前工艺的解决方法是采用高K栅极材料和金属栅的方法，目前金属栅的形成过程为首先在半导体衬底100上形成栅极介电层101，在栅极介电层101上形成栅极堆栈结构的TiN覆盖层102，在TiN层102上沉积扩散阻挡层103。蚀刻形成金属栅极，所述金属栅极包括函数金属层，阻挡层和金属材料层。然后对所述栅极以及源漏形成电连接，具体地为:在所述金属材料层107 (金属铝)上沉积接触孔蚀刻停止层104，在所述接触孔蚀刻停止层上形成氧化物层106，蚀刻所述氧化物层106以及接触孔蚀刻停止层，以在所述栅极上方以及两侧源漏形成接触孔，进而形成接触塞105，但是由于所述金属材料层107金属铝与所述接触孔蚀刻停止层SiN层之间的粘附力很小，在进行蚀刻形成接触孔以及对所述金属栅进行湿法清洗的过程中很容易造成所述金属材料层107的脱落和碎裂，使所述器件损坏。目前金属栅的制备过程中大都选用金属铝作为导电层，存在上述所述容易发生脱落以及碎裂的问题，目前的制备方法并不能解决所述问题，因此需要对技术或者工艺过程进行改进。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种含金属栅极的半导体器件的制备方法，包括:提供一包含金属栅极的半导体衬底，所述金属栅极的最上层为金属材料层；以所述金属材料层为阳极，在电解液中进行电解，在所述金属材料层表面形成具有微孔的金属氧化物材料层，以增强所述金属材料层与其上方将形成的接触孔蚀刻停止层之间的粘附性能。作为优选，所述金属材料层为铝材料层。作为优选，所述接触孔蚀刻停止层为氮化硅层。作为优选，所述电解液为草酸和NaCl的混合溶液。作为优选，所述电解液中草酸的浓度为0.5-3mol/L。作为优选，所述电解液中NaCl的浓度为0.l_lmol/L。作为优选，所述电解电压为1-30伏。作为优选，所述电解的电流密度为l-100A/m2。作为优选，所述电解时间为1-10分钟。作为优选，所述微孔均匀分布于所述金属氧化物材料层上，所述微孔的直径为100nm-200nmo作为优选，所述微孔之间的间隔为300nm-500nm。作为优选，所述金属栅极的形成方法为:提供半导体衬底；在所述半导体衬底上形成栅堆栈层，包括依次层叠的高K介电层、TiN覆盖层、多晶硅层，以及位于所述TiN覆盖层和多晶硅层之间的阻挡层；蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；去除所述虚设栅极结构的所述多晶硅层；在所述阻挡层上形成金属栅极。作为优选，所述阻挡层为TaN或AlN层，所述阻挡层的厚度为10_50埃。作为优选，所述金属栅极由依次层叠的功函数金属层、阻挡层和金属材料层组成。作为优选，在形成所述具有微孔氧化铝材料层后，进一步包含以下步骤:在所述氧化铝材料层上形成接触孔蚀刻停止层；在所述接触孔蚀刻停止层上形成层间介电层；蚀刻所述层间介电层和所述接触孔蚀刻停止层形成接触孔，露出所述金属氧化物材料层；采用金属导电材料填充所述接触孔，形成接触塞，以形成电连接。作为优选，所述接触孔蚀刻停止层为金属氮化物层。作为优选，所述层间介电层为氧化物层。本专利技术还提供了一种上述方法制备得到的半导体器件。在本专利技术中对所述金属材料层进行电解，在金属材料层的表面生成金属氧化物材料层，由于所述金属氧化物材料层上具有均匀分布的微孔，表面更为粗糙，所述金属氧化物材料层与上方所形成的接触孔蚀刻停止层之间的粘附力更强，因此在蚀刻或者平坦化的过程中两者不会分离，不再发生脱落；而且由于所述金属氧化物材料层上具有均匀分布的微孔，所述金属氧化物材料层的机械加工性增强，脆度降低，在应力情况下更容易将所受到的力通过所述微孔分散，韧性更好，解决了现有技术中该金属层容易发生碎裂的问题。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为现有技术中金属栅极结构示意图；图2A-K为本专利技术含有金属栅极的半导体器件制备示意图；图3为本专利技术含有金属栅极的半导体器件制备流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的含金属栅极的半导体及其制造方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本专利技术。图3为本专利技术的一种【具体实施方式】的工艺流程图，结合图2A-K，对本专利技术制备所述半导体器件的方法作进一步说明。首先步骤301提供半导体衬底200 ；具体地，所述半导体衬底200可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本专利技术的实施例中，所述衬底可以是Si衬底，其还可以包括在Si上的SiO2界面层210，通过快速热氧化工艺(RTO)或原子层沉积工艺(ALD)来形成SiO2界面层。步骤302在所述半导体衬底上形成栅堆栈层，包括依次层叠的高K介电层、TiN覆盖层、多晶硅层，以及位于所述TiN覆盖层和多晶硅层之间的阻挡层；具体地，在该衬底上形成栅极介电层201，可以选用高K材料来形成所述栅极介电层，例如用在Hfo2中引入S1、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。在本专利技术的实施例中，在所述SiO2界面层上形成栅极介电层，其厚度为15到60埃。之后，在栅极介电层201上形成栅极堆栈结构的TiN覆盖层202，然后在TiN层202上沉积扩散阻挡层203，可以是TaN层或AlN层。之后在扩散阻挡层203上沉积包括多晶硅材料的栅极电极层204。步骤303蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；具体地，如图2B所示，可以使用光刻工艺对以上步骤所形成的SiO2界面层本文档来自技高网...

【技术保护点】
一种含金属栅极的半导体器件的制备方法，包括：提供一包含金属栅极的半导体衬底，所述金属栅极的最上层为金属材料层；以所述金属材料层为阳极，在电解液中进行电解，在所述金属材料层表面形成具有微孔的金属氧化物材料层，以增强所述金属材料层与其上方将形成的接触孔蚀刻停止层之间的粘附性能。

【技术特征摘要】
1.一种含金属栅极的半导体器件的制备方法，包括: 提供一包含金属栅极的半导体衬底，所述金属栅极的最上层为金属材料层； 以所述金属材料层为阳极，在电解液中进行电解，在所述金属材料层表面形成具有微孔的金属氧化物材料层，以增强所述金属材料层与其上方将形成的接触孔蚀刻停止层之间的粘附性能。2.根据权利要求1所述的方法，其特征在于，所述金属材料层为铝材料层。3.根据权利要求1所述的方法，其特征在于，所述接触孔蚀刻停止层为氮化硅层。4.根据权利要求1所述的方法，其特征在于，所述电解液为草酸和NaCl的混合溶液。5.根据权利要求4所述的方法，其特征在于，所述电解液中草酸的浓度为0.5-3mol/L。6.根据权利要求4所述的方法，其特征在于，所述电解液中NaCl的浓度为0.1-1mol/L07.根据权利要求1所述的方法，其特征在于，所述电解电压为1-30伏。8.根据权利要求1所述的方法，其特征在于，所述电解的电流密度为l-100A/m2。9.根据权利要求1所述的方法，其特征在于，所述电解时间为1-10分钟。10.根据权利要求1所述的方法，其特征在于，所述微孔均匀分布于所述金属氧化物材料层上，所述微孔的直径为100nm-200nm。11.根据权利要求1所述的方法，其特征在于，所述微孔之间的间隔为300nm-500...

【专利技术属性】
技术研发人员：平延磊，周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：