陶瓷粉末、半导体陶瓷电容器及其制造方法技术

提供一种ESD耐压出色的晶界绝缘型半导体陶瓷所使用的陶瓷粉末、利用其的半导体陶瓷电容器及其制造方法。一种SrTiO3系晶界绝缘型半导体陶瓷所使用的陶瓷粉末，其特征在于，比表面积在4.0m2／g以上、8.0m2／g以下，累积90％粒径D90在1.2μm以下。

【技术实现步骤摘要】
【国外来华专利技术】陶瓷粉末、半导体陶瓷电容器及其制造方法
本专利技术涉及陶瓷粉末，更详细而言涉及SrTiO3系晶界绝缘型半导体陶瓷所使用的陶瓷粉末、利用其的半导体陶瓷电容器及其制造方法。
技术介绍
随着近年来的电子学技术的发展，伴随移动电话和笔记本电脑等的便携用电子设备、汽车等中安装的车载用电子设备的普及，寻求电子设备的小型化、多功能化。另一方面，为了实现电子设备的小型化、多功能化，一直以来经常使用各种IC、LSI等的半导体元件，伴随于此需要应对电子设备的噪声的对策。作为应对电子设备的噪声的对策，在半导体元件的电源线上，作为旁路电容器而配置了薄膜电容器、层叠型陶瓷电容器、半导体陶瓷电容器等。特别是，在汽车导航或汽车音响、车载ECU等中，广泛进行着将静电电容1nF左右的电容器连接于外部端子，来吸收高频噪声。然而，若为静电电容1nF左右的低电容，则ESD(Electro-StaticDischarge：“静电放电”)耐压变得极低(例如，2kV～4kV程度)，存在导致电容器自身破损的危险。为此，作为ESD对策，大多将变阻器或齐纳二极管并联连接于电容器来使用。另一方面，公知SrTiO3系晶界绝缘型的半导体陶瓷具有变阻器特性。变阻器特性是指若施加一定值以上的电压则会流过大的电流的特性。若利用该变阻器特性，则不需要如以往的电容器那样连接变阻器或齐纳二极管，能提供自身具备ESD耐压功能的电容器。为此，使用了该晶界绝缘型的半导体陶瓷的电容器的开发在不断进展。例如，在专利文献1中，记载了以下陶瓷粉末：该陶瓷粉末是SrTiO3系晶界绝缘型的陶瓷粉末，施主元素固溶于晶粒界面中，并且受主元素至少存在于晶粒界面中，晶面的(222)面处的积分宽度在0.500°以下，并且晶粒的平均粉末粒径在1.0μm以下。另外，在利用对该陶瓷粉末进行烧成而得到的半导体陶瓷制成的半导体陶瓷电容器中，即使被施加了高电压，也能防止电容器自身的破坏。在先技术文献专利文献专利文献1：国际公开WO2009／001690号公报
技术实现思路
专利技术要解决的课题但是，实际上在利用专利文献1记载的半导体陶瓷制作半导体陶瓷电容器时，在一部分条件下产生了ESD耐压变低的问题。本专利技术人针对该问题进行了研究，发现了烧成前的陶瓷粉末的粉体特性对半导体陶瓷电容器的ESD耐压有很大影响。即，在陶瓷粉末包含了粗粒的情况下，在烧成后的半导体陶瓷产生粗粒，其结果导致半导体陶瓷电容器的ESD耐压降低。本专利技术正是鉴于这样的问题而做出的专利技术，其目的在于提供一种用于提供ESD耐压出色的晶界绝缘型半导体陶瓷的陶瓷粉末、利用其的半导体陶瓷电容器及其制造方法。用于解决课题的手段本专利技术所涉及的陶瓷粉末SrTiO3系晶界绝缘型半导体陶瓷所使用的陶瓷粉末，其特征在于，比表面积在4.0m2／g以上、8.0m2／g以下，累积90％粒径D90在1.2μm以下。另外，本专利技术也面向一种半导体陶瓷电容器，具备：层叠体，其具有被层叠的多个半导体陶瓷层、和沿着半导体陶瓷层间的界面形成并以Ni为主成分的多个内部电极；以及外部电极，其设于层叠体的两端部，并与内部电极电连接，上述半导体陶瓷电容器的特征在于，半导体陶瓷层是通过对上述陶瓷粉末进行烧结而成。另外，本专利技术也面向一种半导体陶瓷电容器的制造方法，其特征在于，具备：煅烧粉末制作工序，在将含有Sr的化合物、含有Ti的化合物以及含有施主元素的化合物混合粉碎后，进行煅烧来制作煅烧粉末；混合粉末制作工序，将煅烧粉末与含有受主元素的化合物混合粉碎，之后进行热处理来制作混合粉末；陶瓷生片制作工序，将混合粉末与粘合剂混合来制作陶瓷浆，由陶瓷浆，来制作含有陶瓷粉末与粘合剂并且应成为半导体陶瓷层的陶瓷生片；成形工序，在陶瓷生片的一部分表面涂覆了应成为内部电极的导电性膏剂后，层叠陶瓷生片并进行压接，由此来制作成形体；和烧成工序，在还原氛围下对成形体进行了一次烧成后，在大气氛围下进行二次烧成，由此来制作层叠体，陶瓷生片中的陶瓷粉末的比表面积在4.0m2／g以上、8.0m2／g以下，累积90％粒径D90在1.2μm以下。另外，本专利技术所涉及的半导体陶瓷电容器的制造方法中，优选煅烧粉末制作工序中的煅烧温度为1300～1450℃，烧成工序中的一次烧成的烧成温度为1150～1250℃。专利技术效果根据本专利技术，能提供ESD耐压高的半导体陶瓷电容器。附图说明图1是示意性表示本专利技术的一实施方式所涉及的半导体陶瓷电容器的剖面图。具体实施方式以下，对用于实施本专利技术的方式进行说明。图1是示意性表示本专利技术的一实施方式所涉及的半导体陶瓷电容器的剖面图。半导体陶瓷电容器1具备层叠体2、和设于层叠体的两端部的外部电极5a、5b。层叠体2沿着层叠的多个半导体陶瓷层3a～3g与半导体陶瓷层3a～3g间的界面而形成，具有以Ni为主成分的多个内部电极4a～4f。内部电极4a、4c、4e露出于层叠体2的一个端面，与外部电极5a电连接。另外，内部电极4b、4d、4f露出于层叠体2的另一端面，与外部电极5b电连接。半导体陶瓷层3a～3g是具有晶粒和形成于晶粒周围的晶粒界面的晶界绝缘型半导体陶瓷。晶界绝缘型半导体陶瓷是如下所述那样的陶瓷：在还原氛围下对成形体进行一次烧成并进行了半导体化后，在氧化氛围下进行二次烧成，由此将晶粒界面绝缘体化，形成静电电容。另外，半导体陶瓷层3a～3g其主成分为SrTiO3系，包含施主元素与受主元素。也可以用Ba、Ca等置换Sr的一部分。另外，也可以用Zr等置换Ti的一部分。施主元素的一部分固溶于晶粒中。另外，若受主元素的一部分存在于晶粒界面，则在二次烧成时氧会因受主元素而吸附于晶粒界面。由此，晶粒界面的绝缘体化进展，能实现介电常数的提高。本专利技术所涉及的陶瓷粉末用于上述的SrTiO3系晶界绝缘型半导体陶瓷，半导体陶瓷层3a～3g通过陶瓷粉末烧结而成。该陶瓷粉末的特征在于，比表面积在4.0m2／g以上8.0m2／g以下，累积90％粒径D90在1.2μm以下。通过如上述那样调节比表面积与累积90％粒径D90，从而能抑制陶瓷粉末的烧成后的晶粒的粗大化。因此，能得到ESD耐压出色的半导体陶瓷电容器。此外，虽然Sr与Ti之比没有特别限定，但优选Sr／Ti比在0.990以上1.010以下。半导体陶瓷层3a～3g在该范围具有特别良好的绝缘性，ESD耐压也很好。另外，施主元素的含有摩尔量虽然没有特别限定，但最好相对于Ti100摩尔为0.2～1.2摩尔，优选为0.4～1.0摩尔。在该范围内，半导体陶瓷电容器能得到特别良好的静电电容。作为施主元素的例子，可以举出La、Sm、Dy、Ho、Y、Nd、Ce等稀土类元素，或Nb、Ta、W等。另外，受主元素的含有摩尔量虽然没有特别限定，但最好相对于Ti100摩尔在0.7摩尔以下(但是，不包含0摩尔)，优选为0.3～0.5摩尔。在该范围内，半导体陶瓷电容器能得到特别良好的静电电容。作为受主元素的例子，可以举出Mn、Co、Ni、Cr等的过渡金属。另外，半导体陶瓷层3a～3g中也可以包含低熔点氧化物，该低熔点氧化物是包含了SiO2、B2O3、碱金属元素的玻璃陶瓷等。接下来，对半导体陶瓷电容器的制造方法进行说明。首先，分别准备含有Sr的化合物、含有Ti的化合物、含有施主元素的化合物，并称量规定量。接下来，在该称量物中本文档来自技高网...

【技术保护点】
一种陶瓷粉末，其用于SrTiO3系晶界绝缘型半导体陶瓷，其特征在于，比表面积在4.0m2／g以上、8.0m2／g以下，累积90％粒径D90在1.2μm以下。

【技术特征摘要】
【国外来华专利技术】2011.06.22 JP 2011-1386601.一种半导体陶瓷电容器，具备：层叠体，其具有被层叠的多个半导体陶瓷层、和沿着上述半导体陶瓷层间的界面形成并以Ni为主成分的多个内部电极；以及外部电极，其设于上述层叠体的两端部，并与上述内部电极电连接，上述半导体陶瓷电容器的特征在于，上述半导体陶瓷层是通过对用于SrTiO3系晶界绝缘型半导体陶瓷的陶瓷粉末进行烧结而成，上述陶瓷粉末的比表面积在4.0m2/g以上、8.0m2/g以下，累积90％粒径D90在0.85μm以上1.10μm以下。2.一种半导体陶瓷电容器的制造方法，其特征在于，具备：煅烧粉末制作工序，在将含有Sr的化合物、含有Ti的化合物以及含有施主元素的化合物混合粉碎后，进行煅烧来制作煅烧粉末；混合粉末制作工序，将上述...

【专利技术属性】
技术研发人员：川本光俊，佐野笃史，石川达也，小林靖知，藤田吉宏，木村祐树，草野雄一，
申请(专利权)人：株式会社村田制作所，
类型：
国别省市：