用于改进反射电子束光刻的器件和方法技术

本发明专利技术公开一种用于反射电子束光刻的器件及其制造方法。所述器件包括衬底，形成在所述衬底上的多个导电层，这些导电层相互平行并且通过绝缘柱结构隔离；以及在每层导电层中的多个孔。每个导电层中的孔与其他导电层中的孔垂直对准并且每个孔的外围包括悬置的导电层。本发明专利技术还公开了改进反射电子束光刻的器件和方法。

【技术实现步骤摘要】
用于改进反射电子束光刻的器件和方法
本专利技术涉及半导体
，更具体地，涉及用于改进反射电子束光刻的器件和方法。
技术介绍
如本领域所容易理解的，光刻工艺包括光刻胶的图案化曝光以便部分光刻胶可以被选择性地去除以由于选择性加工(例如，通过蚀刻，材料沉积，注入等等)暴露下面的区域。传统的光刻工艺使用紫外光形式的电磁能选择性曝光光刻胶。作为电磁能(包括x-射线)的替代物，带电粒子束已经用于高分辨率的光刻胶曝光。尤其是，自从低电子质量的电子允许以相对较低的功率和相对较高的速度相对精确地控制电子束，电子束已经被使用。在反射的电子束光刻中，由微电子机械系统统(MEMS)制造的镜子中的小透镜用于将电子反射回晶圆以实现图案化。传统的小透镜结构包括位于被电子轰击的金属电极之间的绝缘体，这会导致充电并且恶化了小透镜功能。因此，需要改善的器件和方法。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种器件，包括：衬底；形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且每个孔的外围均包括悬置的导电层。在可选实施例中，所述孔的直径为大约0.5至大约0.95倍的小透镜间距。在可选实施例中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。在可选实施例中，所述绝缘柱结构的直径为大约0.1至大约0.4倍的小透镜间距。在可选实施例中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。在可选实施例中，所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。在可选实施例中，所述绝缘柱结构设置在两个相邻的小透镜之间。在可选实施例中，绝缘柱结构侧壁角度在大约60度至大约90度之间。在可选实施例中，所述导电层的厚度在大约20nm至大约500nm之间。根据本专利技术的另一个方面，还提供了一种器件，包括：衬底；形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。在可选实施例中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。在可选实施例中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。在可选实施例中，所述绝缘柱结构的直径为大约0.1至大约0.4倍的小透镜间距。在可选实施例中，绝缘柱结构侧壁角度在大约60度至大约90度之间。在可选实施例中，所述导电层的厚度在大约20nm至大约500nm之间。根据本专利技术的又一方面，还提供了一种制造器件的方法，包括：(i)在衬底上沉积第一绝缘材料的第一层，其中，所述衬底包括第一区域和第二区域；(ii)图案化所述第一绝缘材料以在所述第二区域中形成沟槽以及由所述第一绝缘材料形成的多个绝缘柱结构，并且从所述第一区域中完全去除所述第一绝缘材料；(iii)在所述第一区域中沉积第二绝缘材料，并且同时在所述第二区域中用所述第二绝缘材料填充所述沟槽；(iv)平坦化所述第一区域中的所述第二绝缘材料，并且暴露所述第二区域中的所述绝缘柱的顶面；(v)在平坦化的第二绝缘材料和所述绝缘柱上沉积导电材料；(vi)图案化所述导电材料以在所述第一区域中形成用于小透镜的孔，由此形成第一小透镜子层；(vii)使用所述第一绝缘材料和所述第二绝缘材料在所述第一小透镜子层上形成第二小透镜子层；以及(viii)进行全部第二绝缘体去除(TSIR)蚀刻以同时完全去除所述第一区域和所述第二区域中的所述第二绝缘材料，使得剩余的绝缘材料悬置在所述第一区域中。在可选实施例中，所述TSIR蚀刻相对于所述第一绝缘材料是选择性的。在可选实施例中，所述绝缘柱结构在所述TSIR蚀刻期间保持完好。在可选实施例中，所述第一绝缘材料包括二氧化硅，并且所述第二绝缘材料包括氮化硅。在可选实施例中，所述绝缘柱结构设置在四个小透镜的正方形网格的内心处，或者设置在两个相邻的小透镜之间。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术各方面的制造器件的方法的一种实施例的流程图。图2A-2P是根据本专利技术各方面构造的器件的剖视图。图2Q是根据本专利技术各方面构造的器件的衬底的俯视图。图2R是根据本专利技术各方面构造的器件的上部小透镜子层的俯视图。图3是根据本专利技术各方面的制造器件的方法的另一种实施例的流程图。图4A-图4O是根据本专利技术各方面构造的器件的剖视图。图4P是根据本专利技术各方面构造的器件的衬底的俯视图。图4Q是根据本专利技术各方面构造的器件的上小透镜子层的俯视图。具体实施方式可以理解的是，以下公开的内容提供了多种不同实施例或实例，用于实现本专利技术的不同部件。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。而且，说明书中第一部件在第二部件上方或者第二部件上形成可包括第一和第二部件直接接触形成的实施例，并且也可以包括额外部件介于第一和第二部件之间形成，使得第一和第二部件可不直接接触的实施例。为了简便和清楚起见各种部件可以不同尺寸任意绘制。应当指出为了简便和清楚起见本文中相同的或者相似的部件可同样编号。另外，为了清楚一些绘图可以简化。因此，绘图可不描绘给出装置(例如，器件)或方法的所有部件。图1是用于制造在一种或者多种实施例中根据本专利技术各方面构造的器件的方法100的实施例的流程图。图2A-2P是根据一种或者多种实施例构造的并且在各制造阶段的器件200的剖视图。参考图1至图2R共同描述器件200及其制造方法100。应当理解，尽管分别示出区域1和区域2，但是区域1和2同时形成。例如，在蚀刻步骤期间，在同一步骤而不是两个单独的步骤中蚀刻区域1和2。在描述方法100之前，首先参考图2R，图2R分别是器件200的上部小透镜(lenslet)子层的俯视图。如图2R中所示，区域1是器件200的包括如图2R中所示的孔260的部分。区域2是器件200的不包含孔260并且位于孔260行之间的部分。如下面进一步说明的，区域1完全没有绝缘材料而区域2包括绝缘柱结构以物理支撑导电层。方法100开始于步骤102，提供包括导电材料210(例如，金属)和支撑元件205的衬底215。支撑元件205可以为在CMOS芯片顶部的钝化层或者在硅衬底顶部上的绝缘膜。在图2A中，衬底215包括金属210。所述金属可以为本领域已知的任何合适的材料，包括氮化钛，钨，铝，铜以及它们的组合。图2A-2C中示出了制造衬底215的方法。首先，如图2A中所示，导电材料210的层沉积在支撑元件205层上方。接着，在图2B中，感光材料230沉积在导电材料210层上并且被图案化。在区域1中，图案化感光材料230使得导电材料210部分暴露。相对地，去除区域2中的感光材料230使得导电材料210完全暴露。在图2C中，蚀刻导电材料210。去除图2C的区域2中的所有导电材料210，而仅蚀刻在区域1中的不被感光材料230覆盖的部分导电材料210。图2Q是图2C中衬底215的区域1和区域2的俯视图。在步本文档来自技高网...

【技术保护点】
一种器件，包括：衬底；形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且每个孔的外围均包括悬置的导电层。

【技术特征摘要】
2012.05.31 US 13/484,5881.一种用于改进反射电子束光刻的小透镜阵列器件，包括：衬底，包括第一区域和第二区域；形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过位于所述第二区域中的绝缘柱结构隔离；以及位于所述第一区域的每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且每个孔的外围均包括悬置的导电层，其中位于所述第一区域中的所述导电层是悬置的，并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。2.根据权利要求1所述的器件，其中，所述孔的直径为0.5至0.95倍的小透镜间距。3.根据权利要求1所述的器件，其中，每个孔的外围的所述导电层不被所述绝缘柱结构直接支撑。4.根据权利要求1所述的器件，其中，所述绝缘柱结构的直径为0.1至0.4倍的小透镜间距。5.根据权利要求1所述的器件，其中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。6.根据权利要求1所述的器件，其中，绝缘柱结构侧壁角度在60度至90度之间。7.根据权利要求1所述的器件，其中，所述导电层的厚度在20nm至500nm之间。8.一种用于改进反射电子束光刻的小透镜阵列器件，包括：衬底；形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。9.根据权利要求8所述的器件，其中，每个孔的外围的所述导电层不被所述绝缘柱结构直接支撑。10.根据权利要求9所述的器件，其中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。11.根据权利要求8所述的器件，其中，所述绝...

【专利技术属性】
技术研发人员：余振华，许照荣，林世杰，林本坚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：