提供减少了漏电流的氮化物类半导体元件及其制造方法。提供一种半导体元件，其包括衬底,在衬底上方形成的缓冲区,在缓冲区上形成的活性层,在活性层上形成的至少2个电极，缓冲区包括晶格常数不同的多个半导体层，在缓冲区表面提供比衬底背面低的电位，使衬底背面与缓冲区表面之间的电压在与缓冲区的膜厚相应的范围变化时的衬底背面与缓冲区表面之间的电容大体上固定。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】提供减少了漏电流的氮化物类。提供一种半导体元件，其包括衬底,在衬底上方形成的缓冲区,在缓冲区上形成的活性层,在活性层上形成的至少2个电极，缓冲区包括晶格常数不同的多个半导体层，在缓冲区表面提供比衬底背面低的电位，使衬底背面与缓冲区表面之间的电压在与缓冲区的膜厚相应的范围变化时的衬底背面与缓冲区表面之间的电容大体上固定。【专利说明】
本专利技术涉及。
技术介绍
一直以来，公知的半导体元件是，在硅衬底上设置AlN层和GaN层重复形成的缓冲区，在其上形成氮化物类半导体区。该缓冲区具有缓解硅衬底与氮化物类半导体区之间的晶格常数差异或热膨胀系数差异，减少裂纹的产生和位错的功能。但是，因在AlN层与GaN层的异质界面上生成2维电子云，半导体元件上会流通漏电流。为了减少该漏电流，已提出在AlN层与GaN层之间设置AlGaN层的方法(如，参照专利文献I)。专利文献1:日本专利第4525894号公报
技术实现思路
(一)专利技术要解决的技术问题然而，通过以前的方法，不能在AlN层与GaN层之间充分减少载流子。因此，不能充分地抑制半导体元件的漏电流。(二)解决技术问题的手段在本专利技术的第I方式中，提供一种半导体元件，其包括衬底，在衬底上方形成的缓冲区，在缓冲区上形成的活性层，在活性层上形成的至少2个电极，缓冲区包括晶格常数不同的多个半导体层，在缓冲区表面提供比衬底背面低的电位，使衬底背面与缓冲区表面之间的电压在与缓冲区的膜厚相应的范围变化时的衬底背面与缓冲区表面之间的电容大体上固定。这里，将电位提供缓冲区表面，可以在缓冲区表面形成电极，也可以在缓冲区表面所形成的半导体层表面形成电极。缓冲区最上面的层是GaN层的情况下，可以在缓冲区表面形成电极。并且，在缓冲区最上面的层不是GaN层的情况下，可以在缓冲区表面形成GaN层，在该GaN层表面形成电极。通过向这些电极外加电压，能够对缓冲区表面提供电位。在本专利技术的第2方式中，提供一种半导体元件的制造方法，包括:准备衬底的工序，在衬底上方形成缓冲区的工序，在缓冲区上形成活性层的工序，在活性层上形成至少2个电极的工序；形成缓冲区的工序包括:将依次包括形成具有第I晶格常数的第I半导体层的工序，形成具有第2晶格常数的第2半导体层的工序，形成具有与第I晶格常数不同的第3晶格常数的第3半导体层的工序的循环至少重复一次的工序；第2晶格常数具有在第I晶格常数与第3晶格常数之间的值，形成第2半导体层的工序，包括掺杂杂质的工序。这里，上述的专利技术概要，并非列举了本专利技术所必要的全部特征，同时，这些特征组的辅助组合，也能成为专利技术。【专利附图】【附图说明】图1为表示用以往的方法制作的外延叠层基体的剖面图。图2为表示图1所示的外延叠层基体的电压一电容特性的图表。图3表示在模拟中使用的4种AlxGa1J (0〈x彡I)层的Al组成比变化的比率。图4表示从A到D的各AlxGa1J (0<x ( I)层的载流子浓度分布的模拟结果。图5表示从GaN/AlN/AlGaN/GaN结构中的最上层的GaN层表面到最下层的GaN层为止的积分范围下载流子浓度积分的总值。图6表示在A到D中，载流子浓度的峰值的模拟结果。图7为本专利技术的第I实施方式涉及的半导体元件的剖面图。图8表示图7所示的半导体元件的缓冲区的膜厚方向上的Al组成比的变化。图9表示对图1所示的AlGaN层掺杂碳C后的外延叠层基体的电压一电容特性。图10表示对图1所示的AlGaN层掺杂碳C后的外延叠层基体的其他例的电压一电容特性。图11示意性地表示在依次堆积GaN层和AlN层得到的复合层中，对AlN层侧的GaN层表面掺杂C的例。图12示意性地表示在依次堆积GaN层、AlGaN层、AlN层得到的复合层中，对AlGaN层掺杂C的例。图13表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图14表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图15表示在图1 所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图16表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图17表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图18表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图19表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。图20为表示本专利技术的第2实施方式涉及的半导体元件的剖面图。图21表示图20所示的半导体元件的缓冲区的膜厚方向上的Al组成比的变化。图22表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图23表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图24表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图25表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图26表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图27表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图28表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。图29表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的例。图30表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的其他例。图31表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的其他例。图32表示使图20所示的半导体元件的缓冲区上的每个复合层的第2半导体层和第4半导体层的层厚变化的例。图33表示图20所示的半导体元件的各复合层的第2半导体层和第4半导体层的层厚关系。图34表示固定图20所示的半导体元件的总膜厚，且，设总复合层数为12，在仅变化缓冲区的复合层数的情况下的复合层数与漏电流和晶片的翘曲量的关系。图35表示图20所示的半导体元件的缓冲区的第2半导体层和第4半导体层的厚度与漏电流的关系。图36表不对图20所不的半导体兀件的第2半导体层和第4半导体层掺杂的C掺杂浓度与漏电流的关系。图37表不对图20所不的半导体兀件的第2半导体层和第4半导体层取代C,而掺杂氟、氯、镁、铁、氧、氢的情况下的杂质掺杂浓度与漏电流的关系。图38表示将图20所示的半导体元件的第3半导体层的全层置换成AlGaN的情况下的第3半导体层的Al的组成比与漏电流的关系。图39表示对图20所示的半导体元件的第3半导体层掺杂的C浓度与漏电流的关系O图40表示对图20所示的半导体元件的第I半导体层掺杂的C浓度与漏电流的关系O图41表示图20所示的半导体元件的缓冲区的第I半导体层的层厚及复合层数不同的例I至5。图42表示图41所示的例I至例5的翘曲量和漏电流的测定结果。图43表示用于计算载流子状态密度分布的叠层体。图44表示图43所示的叠层体中AlN层上侧的GaN层的载流子状态密度分布。图45表示图4本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：古川拓也，加藤祯宏，岩见正之，内海诚，梅野和行，
申请(专利权)人：先进动力设备技术研究协会，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。