半导体装置及半导体装置的制造方法制造方法及图纸

提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
存在利用AlGaN/GaN异质结并将GaN层作为电子移动层的结构的场效应晶体管。GaN是具有宽的带隙(band gap)并具有高的击穿电压强度、高的饱和电子速度的材料，因此有望成为形成能够实现大电流、高耐电压、低导通电阻动作的半导体装置的材料。因此，能够节省超过娃功率器件(silicon power devices)的界限的电力，并且研究利用了 GaN类的材料的半导体装置来作为下一代的高效率开关元件。在这样的场效应晶体管等的半导体装置中，通常在形成栅电极或者漏电极等之后，为了钝化(passivation)等，而在场效应晶体管等的整个表面上形成绝缘膜。现有技术文献专利文献专利文献1:日本特开2008-103408号公报
技术实现思路
专利技术所要解决的问题但是，为了实现利用晶体管的电力用的高效的开关元件，需要降低导通电阻、实现常闭动作以及使开关元件实现高耐电压化。其中，就使开关元件实现高耐电压化而言，随着所使用的用途等而也不同 ，但是通常需要几百伏至几千伏的大的耐电压性能，因此在利用了肖特基栅(Schottky gate)的结构中难以实现。因此，存在如下的结构，S卩，在栅电极和半导体层之间形成绝缘膜，由此降低栅漏电流(gate leakage current)来提高耐电压性能。在这样的在栅电极和半导体层之间形成有绝缘膜的晶体管中，也形成绝缘膜作为用于钝化等的保护膜，但是若形成保护膜，则晶体管的耐电压性能降低，从而可能无法得到充分地耐电压性能。因此，寻求如下的半导体装置以及半导体装置的制造方法，S卩，即使在栅电极和半导体层之间形成有绝缘膜的晶体管等半导体装置中形成绝缘膜作为保护膜，也能够得到充分的耐电压性能。用于解决问题的手段根据本实施方式的第一观点，其特征在于，具有:第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。另外，根据本实施方式的另外的一个观点，其特征在于，具有:第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，绝缘膜，形成在上述第二半导体层的上方，栅电极，形成在上述绝缘膜上，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。另外，根据本实施方式的另外的一个观点，其特征在于，包括:在基板上层叠形成第一半导体层、第二半导体层的工序；以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；在上述第二半导体层上形成开口部的工序；在上述第二半导体层的上方以及上述开口部的内部表面形成绝缘膜的工序；在上述开口部内隔着上述绝缘膜形成栅电极的工序；在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。另外，根据本实施方式的另外的一个观点，包括:在基板上层叠形成第一半导体层、第二半导体层的工序；以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；在上述第二半导体层的上方形成绝缘膜的工序；在上述绝缘膜上的一部分形成栅电极的工序；在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。 专利技术的效果根据公开的半导体装置以及半导体装置的制造方法，即使在栅电极和半导体层之间形成有绝缘膜的晶体管等半导体装置中形成绝缘膜作为保护膜，也能够得到充分的耐电压性能。附图说明图1是形成有保护膜的场效应晶体管的结构图。图2是第一实施方式的半导体装置的结构图。图3是第一实施方式的半导体装置的制造工序图(I)。图4是第一实施方式的半导体装置的制造工序图(2)。图5是半导体装置的耐电压性能的说明图。图6是FCA成膜装置的结构图。图7是第二实施方式的半导体装置的结构图。图8是第三实施方式的半导体装置的结构图。图9是第三实施方式的半导体装置的制造工序图(I)。图10是第三实施方式的半导体装置的制造工序图(2)。具体实施例方式下面，对用于实施专利技术的方式进行说明。此外，对于相同的构件等标注相同的附图标记而省大致说明。首先，对于在栅电极和半导体层之间形成有绝缘膜的结构的晶体管中形成绝缘膜来作为保护膜的结构的晶体管进行说明。如图1所示，该结构的晶体管被称为HEMT (HighElectron Mobility Transistor:高电子迁移率晶体管),在基板511上通过外延生长依次层叠形成有电子移动层512、电子供给层513、覆盖层514。此外，通过该结构，在电子移动层512中的接近电子供给层513的一侧形成有二维电子气(2DEG:2 dimensional electrongas) 512a。另外，源电极515以及漏电极516形成于通过除去覆盖层514以及电子供给层513来形成的开口部内，并且与电子移动层512相连接。栅电极518隔着绝缘膜517形成在通过除去覆盖层514以及电子供给层513的一部分来形成的开口部内。此外，绝缘膜517形成在覆盖层514上，并且在绝缘膜517上形成有保护膜519。作为基板511，采用SiC基板、蓝宝石(Al2O3)基板等，而且电子移动层512由1-GaN形成，电子供给层513由n-AlGaN形成，覆盖层514由n_GaN形成。另外，源电极515、漏电极516以及栅电极518由金属材料形成,绝缘膜517以通过等离子ALD (Atomic LayerD印osition，原子层沉积)形成氧化铝(Al2O3)膜的方式形成。另外，保护膜519由氮化硅(SiN)膜形成，但是从提高生产率等的角度来说，在形成保护膜519时，通常大多采用成膜率快的等离子CVD (Chemical Vapor Deposition,化学气相沉积)。但是，形成有这样的保护膜519的结构的晶体管与没有形成保护膜519的结构的晶体管相比，具有绝缘耐电压性能大幅降低的趋势。即，通过形成保护膜519，晶体管的绝缘耐电压性能降低，且特性降低。这样，对于栅漏电流增加的原因，能够考虑到各种理由。例如，作为保护膜519的氮化硅膜通过等离子CVD形成，但是由于作为成膜气体所生成的反应副生成物而产生的氢的还原作用等，在作 为绝缘膜517的氧化铝膜的界面上形成富金属(metal-rich)的层。由此，使绝缘耐电压性能降低。另外，保护膜519是通过等离子CVD形成的，因此在形成保护膜519时，绝缘膜517的表面因等离子而受到损伤，从而出现缺氧等现象，使绝缘耐电压性能降低。此外，在形成氧化硅膜和氮化硅膜这两层膜来作为保护膜519的情况下，也同样地使绝缘耐电压性能降低。(半导体装置的结构)接着，对本实施方式的半导体装置进行说明。图2示出本实施方式的半导体装置的结构。本实施方式的半导体装置是被称为HEMT的晶体管，在由半导体等形成的基板11上通过外延生长依次层叠地形成有电子移动层12、电子供给层13、覆盖层14。另外，源电极15以及漏电极1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：中村哲一，尾崎史朗，武田正行，宫岛豊生，多木俊裕，金村雅仁，今西健治，吉川俊英，渡部庆二，
申请(专利权)人：富士通株式会社，
类型：
国别省市：