半导体基板及绝缘栅极型场效电子晶体管制造技术

本发明专利技术提供一种半导体基板，其具有基底基板、第一结晶层、及绝缘层，基底基板、第一结晶层、及绝缘层的位置顺序为基底基板、第一结晶层、绝缘层；第一结晶层是由可准晶格匹配于GaAs或AlGaAs的InxGa1-xAs(0.35≤x≤0.43)构成。第一结晶层是可适用于场效电子晶体管的沟道层，绝缘层是可适用于场效电子晶体管的栅极绝缘层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体基板及绝缘栅极型场效电子晶体管。
技术介绍
作为进一步提升高电子迁移率晶体管(HEMT:High Electron MobilityTransistor)的电子迁移率及电子浓度的构造有准晶式(pseudomorphic)高电子迁移率电晶体(P-HEMT)。另外,萧特基栅极构造(Schottky gate)或pn结(p_n junction)栅极构造的P-HEMT可产生高迁移率特性，很多被利用于高频通信元件。专利文献I及专利文献2掲示了 P-HEMT用外延生长基板。该文献所掲示的外延生长基板中采用InGaAs层作为应变沟道层，采用AlGaAs层作为前侧及背侧电子供给层。专利文献I中记载将应变沟道层的In组分设为0.25以上。此外也记载:通过最佳化应变沟道层的In组分及膜厚，而使应变沟道层在300K中的电子迁移率为8300cm2/V s以上(明示最大值为8990cm2/V -s)。专利文献2中记载:通过最佳化应变沟道层的In组分及膜厚，而使应变沟道层在77K中的发光波峰波长在1030nm以上(明示最大值为1075nm)。另外，电子迁移率由霍尔測定(Van Dor Pauw法)法測定。此外，专利文献3是掲示了绝缘体-化合物半导体的界面构造。该绝缘体-化合物半导体的界面构造含有:化合物半导体、于此化合物半导体表面上配置的间隔物层(spacer layer)、以及在间隔物层上配置的绝缘层，间隔物层是半导体物质，其具有较化合物半导体能带隙(band gap)更广的能带隙。(专利文献)专利文献1:日本特开2004-207471号公报专利文献2:日本特 开2004-207473号公报专利文献3:日本特开平10-275806号公报专利技术概要通过专利文献I或专利文献2所记载的P-HEMT构造，可获得高电子迁移率与高ニ维电子气(two dimensional electron gas)浓度。要获得更高的栅极耐压等良好的电子晶体管性能，则最好为实现如专利文献3所示的MIS (金属-绝缘体-半导体)型栅极构造。但是若采用MIS型栅极构造，则无法避免会在绝缘体-半导体界面形成界面能级(interface state)。此外，与半导体-半导体界面(异质界面(heterointerface))的界面能级不同，绝缘体-半导体界面的界面能级其密度难以降低。界面能级可能使沟道中载流子(carrier)的电场控制性降低，并因充放电导致动作速度降低。此外界面能级也能成为界面再结合等的载流子削灭的要因。即界面能级是可能成为造成载流子迁移率降低等晶体管性能劣化的要因。本专利技术的目的是提供一种技术，即在绝缘栅极型(MIS)的P-HEMT构造中，可实现提升沟道层的载流子迁移率且降低界面能级的影响的良好晶体管性能。
技术实现思路
为解决上述课题，在本专利技术第一方式是提供一种半导体基板，其具有基底基板、第一结晶层、与绝缘层，其位置顺序为基底基板、第一结晶层、绝缘层，且第一结晶层是由可准晶格匹配于GaAs或AlGaAs的InxGa1^xAs (0.35彡x彡0.43)所构成。第一结晶层是可适用于场效电子晶体管的沟道层的层，绝缘层是可适用于场效电子晶体管的栅极绝缘层的层。基底基板为含有GaAs或AlGaAs至少一种的基板即可。半导体基板还可具有缓冲层(buffer layer)，其位于基底基板与第一结晶层间。此时缓冲层为含有GaAs或AlGaAs至少一种的层即可。第一结晶层在77K中的光致发光(photoluminescence)的波峰波长可以是大于1070nm的。第一结晶层优选为该波峰波长大于1080nm,更优选为该波峰波长大于llOOnm。半导体基板还可具有第二结晶层，其位于第一结晶层与绝缘层间。此时第二结晶层是由禁带宽度较第一结晶层大的3-5族化合物半导体所构成。第二结晶层可由可准晶格匹配于GaAs或AlGaAs的InyGapyP (O < y < I)所构成。也可由可准晶格匹配于GaAs或AlGaAs的AlzGa1=As (O彡z彡I)所构成。半导体基板还可具有间隔物层，其位于第二结晶层与第一结晶层间。此时间隔物层具有下述任一构成:第一构成，其由GaAs所构成的结晶层与由AlmGa1IAs (O < m ^ I)所构成的结晶层的积层、以及第二构成，其是由GaAs所构成的结晶层或由Al111Ga1IAs (O< m ^ I)所构成的结晶层的单层。第二结晶层可与绝缘层接触。此时优选为绝缘层的与第二结晶层接触的区域存在有氧化铝。本专利技术第二方式是 提供一种绝缘栅极型场效电子晶体管，其具有第一方式的半导体基板，且半导体基板中的第一结晶层为沟道层，半导体基板中的绝缘层为栅极绝缘层。举出以下方法作为本专利技术半导体基板制造方法的一例。首先准备由高电阻的半绝缘性GaAs单晶等所成的成长基板。成长基板以由LEC (liquid encapsulated czochralski)法、VB (vertical bridgman)法、VGF (vertical gradient freezing)法等所制造的 GaAs 基板为适合，但并不限于此等。接着，不论是以哪一种方法所制造的成长基板，是准备具有由单一结晶学面方位倾斜0.05°至10°左右的基板。为去除此成长基板表面的异物，可进行脱脂洗净、蚀刻、水洗及乾燥处理。接著将成长基板载置于公知的结晶成长炉的加热台上，并开始加热。于加热开始前可用高纯度氢等取代炉内气体，当成长基板的温度稳定于适度温度时，通常是于成长炉内导入砷原料气体。例如成长GaAs层时，于砷原料气体后接著导入镓原料气体。此外，成长AlGaAs层时，除了导入砷原料，也导入镓原料及铝原料。此外，于进行由InGaAs所成的沟道层的成长时，除了导入砷原料气体，也导入铟原料及镓原料气体。此外，于进行由n-AlGaAs所成的电子供给层的成长时，除了导入砷原料气体，也导入镓原料气体、铝原料气体及η型掺杂物(dopant)原料气体。此外，于进行InGaP层的成长时，由砷原料切换为磷原料，且导入铟原料、镓原料而进行成长。通过控制预定时间、各原料的供给，而可成长为所期望的积层构造。最后停止各原料的供给而停止结晶成长，冷却后，由炉内取出如以上积层的外延生长基板，而结束结晶成长。通过控制各原料的供给量与时间，而按照顺序在成长基板上至少成长缓冲层、由InGaAs所成沟道层、由n-AlGaAs所成电子供给层、接触层(contact layer)等所要求的化合物半导体层。在此，以下是本专利技术制造方法的更具体的例子:在形成沟道层时，使用三こ基镓作为镓原料，且设定成长基板的GaAs单结晶基板的温度为450°C以上490°C以下的范围，而形成InGaAs层。AlGaAs层、InGaP层成长时，成长基板的温度是600°C至675°C左右，并使用三甲基镓作为镓原料气体。使用TMA(三こ基铝)作为铝原料气体、以及使用TMI (三甲基铟)作为铟原料气体。此外,使用三氢化砷(ars ine)作为砷原料气体。使用三氢化磷(phosphine)作为磷原料气体。也可在砷原料气体及磷原料气体中，使用以碳数I至4的烷基取代氢而得到的烧基神、或烧基勝。此外，使用ニ硅烷(dis本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.31 JP 2010-1951751.一种半导体基板，其具有基底基板、第一结晶层、及绝缘层，前述基底基板、前述第一结晶层、及前述绝缘层的位置顺序为前述基底基板、前述第一结晶层、前述绝缘层；前述第一结晶层由可准晶格匹配于GaAs或AlGaAs的InxGai_xAs (0.35 ^ x ^ 0.43)构成。2.根据权利要求1所述的半导体基板，其中，前述第一结晶层为可适用于场效电子晶体管的沟道层的层，前述绝缘层为可适用于前述场效电子晶体管的栅极绝缘层的层。3.根据权利要求1所述的半导体基板，其中，前述基底基板是含有GaAs或AlGaAs至少一方的基板。4.根据权利要求1所述的半导体基板，还具有位于前述基底基板与前述第一结晶层间的缓冲层。5.根据权利要求4所述的半导体基板，其中，前述缓冲层是含有GaAs或AlGaAs至少一种的层。6.根据权利要求1所述的半导体基板，其中，前述第一结晶层于77K中的光致发光的波峰波长大于1070nm。7.根据权利要求1所述的半导体基板，还具有位于前述第一结晶层与前述绝缘层之间的第二结晶层，前述第二结晶层是由禁带宽度比前述第一结晶层大的3-5族化...

【专利技术属性】
技术研发人员：福原升，
申请(专利权)人：住友化学株式会社，
类型：
国别省市：