制造半导体器件的方法和半导体器件技术

本发明专利技术的一些实施例涉及制造半导体器件的方法和半导体器件。提供一种半导体器件，其具有减小的尺寸和厚度，同时抑制可靠性的恶化。在利用研磨材料在半导体晶片的背表面将半导体晶片研磨至预定厚度之后，沿着切割区域对得到的半导体晶片进行划片以获得多个半导体芯片。在每个半导体芯片的背表面上留下研磨沟的同时，将半导体芯片经由导电树脂膏剂放置在裸片连接盘的上表面上，使得半导体芯片的背表面与裸片连接盘的上表面彼此面对。裸片连接盘在其上表面上具有凹部，该凹部具有从凹部的边缘到凹部的底部为3μm到10μm的深度。

【技术实现步骤摘要】
制造半导体器件的方法和半导体器件相关申请的交叉引用这里通过引用整体并入2012年3月2日提交的日本专利申请No.2012-046330的全部公开内容(包括说明书、附图和摘要)。本专利技术涉及制造半导体器件的方法和半导体器件，具体而言，涉及当应用于具有如下封装结构的半导体器件时有效的技术，在该封装结构中，从树脂模制件(molding)的下表面露出电耦合到半导体芯片背表面的外部端子和电耦合到形成于半导体芯片的表面上的键合焊盘的外部端子。
技术介绍
例如，日本专利公开No.2007-324523(专利文献1)公开了如下方法：烧结由金属粉末和有机溶剂组成并且施加到半导体芯片的金属膏剂，以获得烧结后的粉末金属；在半导体芯片上装配Ni镀层；对它们进行加热并施加压力，以将半导体芯片和Ni镀层键合。日本专利公开No.2004-126622(专利文献2)公开了如下技术：高密度装配发光二极管，每个发光二极管配备有多个电极、多个发光二极管和绝缘层，该多个电极以其间具有一定距离的方式设置在衬底上，该多个发光二极管分别经由导电粘附剂设置在该电极上，并且该绝缘层设置在该衬底上使得利用该绝缘层围绕导电粘附剂，其中该绝缘层由具有比导电粘附剂差的润湿性的材料制成。日本技术公开No.59357/1988(专利文献3)公开了一种发光二极管，该发光二极管具有粗糙的背表面和设置在该粗糙表面上的欧姆电极，该欧姆电极在该背表面侧上经由导电粘附剂牢固地键合到基底。[专利文献][专利文献1]日本专利公开No.2007-324523[专利文献2]日本专利公开No.2004-126622[专利文献3]日本技术公开No.59357/1988
技术实现思路
随着电子设备的尺寸和厚度的减小，也要求安装在电子设备上的半导体器件(半导体封装)具有减小的尺寸和减小的厚度。因此本专利技术人研究，通过使用以由金属制成的基底材料作为母衬底进行电镀来形成外部端子(引线框、引线、端子、金属板和导电图案)，从而实现半导体器件的尺寸和厚度的减小。具体而言，本专利技术人研究了如下结构：其中用作外部端子的多个电极端子(电极)和裸片连接盘(island)通过电镀形成；半导体芯片放置在裸片连接盘的上表面上，同时裸片连接盘的上表面面对该半导体芯片的背表面；并且形成于半导体芯片的表面上的多个电极端子和多个键合焊盘(电极焊盘、表面电极)分别经由多个导电部件电耦合。然而，作为本专利技术人调查的结果，具有这种结构的半导体器件具有下面将描述的各种技术问题。裸片连接盘的上表面和半导体芯片的背表面经由导电树脂膏剂电耦合。已经阐明的是，导电树脂膏剂的不足或过量都会引起麻烦，导致形成具有恶化可靠性的半导体器件。传统上，通过调节导电树脂膏剂的排放压力和排放时间来控制导电树脂膏剂的供给量。然而，仅通过使用这种方法难以供给恒定量的导电树脂膏剂。当导电树脂膏剂的量超过适当供给量时，例如导电树脂膏剂沿着裸片连接盘的侧表面延伸并且不可避免地从用于密封半导体芯片、裸片连接盘等的树脂模制件的下表面(背表面)突出。另一方面，当导电树脂膏剂的量低于适当供给量时，由于缺乏润湿，半导体芯片与裸片连接盘的上表面分离。因此，本专利技术提供一种如下技术，其能够通过调整用于在裸片连接盘的上表面与半导体芯片的背表面之间的耦合的导电树脂膏剂的扩散，来避免上述麻烦，诸如导电树脂膏剂关于树脂模制件的下表面的突出或者半导体芯片的剥离。本专利技术的目的在于提供一种如下技术，其能够制造具有减小的尺寸和厚度的半导体器件，而不会使半导体器件的可靠性恶化。本专利技术的上述和其它目的以及新颖特征根据这里的描述和附图将显而易见。接下来将简述这里公开的专利技术中的典型专利技术的实施例。在该实施例中，提供有一种包括以下步骤的制造半导体器件的方法。在利用研磨材料对半导体晶片的第二主表面进行研磨并且减薄半导体晶片同时在第二主表面上留下研磨沟之后，沿着切割区域对半导体晶片进行划片同时在半导体晶片的第二主表面上留下研磨沟，从而获得半导体芯片。单独地提供了其上具有裸片连接盘和放置在裸片连接盘周围的多个电极端子且具有多个芯片安装区域的母衬底。裸片连接盘在其上表面上具有凹部，并且该凹部从凹部的边缘到底部具有3μm到10μm的深度。在半导体芯片的背表面上留下研磨沟的同时，将半导体芯片经由导电树脂膏剂放置在裸片连接盘的上表面上，使得半导体芯片的背表面和裸片连接盘的上表面彼此面对。然后，将半导体芯片的多个键合焊盘和母衬底上的多个电极端子分别经由多个导电部件电耦合。然后形成树脂模制件，以其密封半导体芯片、多个导电部件、裸片连接盘的一部分、每个电极端子的一部分以及母衬底的上表面。母衬底与树脂模制件分离，并且裸片连接盘的下表面和电极端子的下表面从树脂模制件露出。在该实施例中，还提供有一种树脂模制的半导体器件。该半导体器件具有：裸片连接盘；半导体芯片，该半导体芯片具有表面、形成在该表面上的多个键合焊盘以及在与该表面相对侧上的背表面，并且该半导体芯片放置在裸片连接盘的上表面上，使得半导体芯片的背表面和裸片连接盘的上表面彼此面对；多个电极端子；多个导电部件，用于将多个键合焊盘和多个电极端子的上表面分别电耦合；以及树脂模制件。半导体芯片的背表面经由导电树脂膏剂耦合到裸片连接盘的上表面，同时多个可见研磨沟位于半导体芯片的背表面上；裸片连接盘的下表面和多个电极端子的下表面从树脂模制件露出；并且裸片连接盘的上表面具有凹部，该凹部从裸片连接盘的边缘到底部具有3μm到10μm的深度。接下来将简要地描述通过这里公开的专利技术的一个典型实施例可获得的优势。本专利技术的目的在于提供如下技术：该技术能够提供具有减小尺寸和减小厚度的半导体器件，而不会使半导体器件的可靠性恶化。附图说明图1是经过半导体的表面侧上的树脂模制件的根据本专利技术第一实施例的半导体器件的局部平面图；图2是根据本专利技术第一实施例的半导体器件的背表面(安装表面)侧的局部平面图；图3是沿着图1的线A-A’所取的半导体器件的局部截面图；图4是用于描述根据本专利技术第一实施例的半导体器件的制造方法的制造步骤(晶片提供步骤)中的半导体晶片的局部顶视图；图5是将用于根据本专利技术第一实施例的半导体器件的制造的背部研磨装置的示意图；图6是用于描述根据本专利技术第一实施例的半导体器件的制造方法的制造步骤(背部研磨步骤)中的半导体晶片的背表面的局部视图；图7是用于描述根据本专利技术第一实施例的半导体器件的制造方法的制造步骤(晶片划片步骤)中的半导体晶片的局部顶视图；图8是根据本专利技术第一实施例的母衬底的局部顶视图；图9包括根据本专利技术第一实施例的母衬底的局部截面图和裸片连接盘之一的放大局部截面图；图10是用于描述根据本专利技术第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的流程图；图11是用于描述根据本专利技术第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图；图12是用于描述根据本专利技术第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中的母衬底的局部截面图(在图11之后的局部截面图，示出了与图11所示部分类似的部分)；图13是用于描述根据本专利技术第一实施例的具有多个外部端子(裸片连接盘和电极端子)的母衬底的制造方法的制造步骤中本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：(a)提供第一厚度的半导体晶片，所述半导体晶片具有第一主表面、设置在所述第一主表面之上的多个芯片区域、设置在彼此相邻的两个芯片区域之间的切割区域以及在与所述第一主表面相对侧的第二主表面；(b)利用研磨材料对所述半导体晶片的第二主表面进行研磨，以将所述半导体晶片的厚度减小至第二厚度，同时在所述第二主表面上留下多个研磨沟；(c)沿着所述切割区域对所述半导体晶片进行划片，同时在所述半导体晶片的第二主表面上留下所述研磨沟以获得半导体芯片；(d)提供母衬底，所述母衬底由金属制成且具有多个芯片安装区域，所述芯片安装区域具有第一电极板和远离所述第一电极板放置的第二电极板；(e)经由导电树脂膏剂在所述第一电极板的上表面之上放置所述半导体芯片，以使所述半导体芯片的背表面与所述第一电极板的上表面彼此面对，同时在所述半导体芯片的背表面上留下所述研磨沟；(f)在所述步骤(e)之后，经由导电部件将所述半导体芯片的键合焊盘电耦合到所述第二电极板；(g)在所述步骤(f)之后，利用树脂密封所述半导体芯片、所述导电部件、所述第一电极板的一部分、所述第二电极板的一部分和所述母衬底的上表面，以形成树脂模制件；以及(h)在所述步骤(g)之后，将所述母衬底从所述树脂模制件剥离，并且使所述第一电极板的下表面和所述第二电极板的下表面从所述树脂模制件露出。...

【技术特征摘要】
2012.03.02 JP 2012-0463301.一种制造半导体器件的方法，包括以下步骤：(a)提供第一厚度的半导体晶片，所述半导体晶片具有第一主表面、设置在所述第一主表面之上的多个芯片区域、设置在彼此相邻的两个芯片区域之间的切割区域以及在与所述第一主表面相对侧的第二主表面；(b)利用研磨材料对所述半导体晶片的第二主表面进行研磨，以将所述半导体晶片的厚度减小至第二厚度，同时在所述第二主表面上留下多个研磨沟；(c)沿着所述切割区域对所述半导体晶片进行划片，同时在所述半导体晶片的第二主表面上留下所述研磨沟以获得半导体芯片；(d)提供母衬底，所述母衬底由金属制成且具有多个芯片安装区域，所述芯片安装区域具有第一电极板和远离所述第一电极板放置的第二电极板，所述第一电极板在其上表面上具有凹部；(e)经由导电树脂膏剂在所述第一电极板的上表面之上放置所述半导体芯片，以使所述半导体芯片的背表面与所述第一电极板的上表面彼此面对，同时在所述半导体芯片的背表面上留下所述研磨沟；(f)在所述步骤(e)之后，经由导电部件将所述半导体芯片的键合焊盘电耦合到所述第二电极板；(g)在所述步骤(f)之后，利用树脂密封所述半导体芯片、所述导电部件、所述第一电极板的一部分、所述第二电极板的一部分和所述母衬底的上表面，以形成树脂模制件；以及(h)在所述步骤(g)之后，将所述母衬底从所述树脂模制件剥离，并且使所述第一电极板的下表面和所述第二电极板的下表面从所述树脂模制件露出，在所述步骤(e)时，所述导电树脂膏剂的宽度在从截面看时的、在所述半导体芯片的所述第二主表面的方向上大于所述第一电极板的所述上表面的宽度。2.根据权利要求1所述的制造半导体器件的方法，其中所述研磨材料具有从#320到#4000的粗糙度。3.根据权利要求1所述的制造半导体器件的方法，其中所述研磨材料具有#2000的粗糙度。4.根据权利要求1所述的制造半导体器件的方法，其中所述步骤(c)中的半导体芯片的背表面的表面粗糙度就最大高度Ry而言为0.2μm。5.根据权利要求1所述的制造半导体器件的方法，其中所述研磨材料为金刚石磨石。6.根据权利要求1所述的制造半导体器件的方法，其中所述第一电极板的所述凹部具有从所述凹部的边缘到所述凹部的底部的为3μm到10μm的深度。7.根据权利要求1所述的制造半导体器件的方法，其中在所述步骤(e)中，所述导电树脂膏剂从所述半导体芯片的背表面散布到所述半导体芯片的侧表面的一部分。8.根据权利要求1所述的制造半导体器件的方法，其中当经由所述导...

【专利技术属性】
技术研发人员：大野荣治，大杉英司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：