半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中，所述半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底具有电容区；在所述电容区的半导体衬底表面形成闪存单元，所述闪存单元包括：位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层；在所述字线层表面形成介质层；在所述介质层表面形成电极层；形成分别与字线层和电极层电连接的导电插塞。所述半导体器件的形成方法工艺简单且生产成本降低。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
多晶硅-绝缘体-多晶硅(PIP，Poly-1nsulator-Poly)电容器和多晶硅-多晶硅-衬底(PPS，Poly-Poly-Substrate)电容器在逻辑电路或闪存存储器电路中，被广泛应用于防止噪音和模拟器件的频率解调。请参考图1，是现有的PIP电容的剖面结构示意图，包括:半导体衬底10，所述半导体衬底10内形成有浅沟槽隔离结构11，且所述浅沟槽隔离结构11表面与半导体衬底10表面齐平；位于所述浅沟槽隔离结构11表面的第一多晶硅层13，且所述第一多晶硅层13掺杂有N型离子；位于所述第一多晶硅层13表面的第一介质层14 ;位于所述第一介质层14表面的第二多晶硅层15 ;需要说明的是，所述第一多晶硅层13和第二多晶硅层15分别与导电插塞(未示出)相连接。请参考图2，是现有的PPS电容的剖面结构示意图，包括:半导体衬底20，所述半导体衬底20内形成有掺杂阱29，以及位于所述掺杂阱29两侧的浅沟槽隔离结构21 ;位于所述掺杂阱29表面的隧穿介质层22 ;位于所述隧穿介质层22表面的第一多晶硅层23，且所述第一多晶娃层23掺杂有N型离子；位于所述第一多晶娃层23表面的第一介质层24 ;位于所述第一介质层24表面的第二多晶硅层25 ;需要说明的是，所述第一多晶硅层23、第二多晶硅层25以及掺杂阱29分别与导电插塞(未示出)相连接。然而，在现有的闪存存储器电路中形成PIP电容或PPS电容时，工艺步骤复杂，生产成本较高。 更多的电容器的形成方法的相关资料请参公开号为CN102117780的中国专利文件。
技术实现思路
本专利技术解决的问题是提供一种，简化在闪存存储器电路中形成半导体电容器的工艺步骤，并减少生产成本。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底具有电容区；在所述电容区的半导体衬底表面形成闪存单元，所述闪存单元包括:位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层；在所述字线层表面形成介质层；在所述介质层表面形成电极层；形成分别与字线层和电极层电连接的导电插塞。可选的，所述闪存单元还包括:位于字线层两侧的隧穿氧化层表面的浮栅层，位于所述浮栅层表面的第二介质层，以及位于所述第二介质层表面的控制栅层，所述浮栅层、第二介质层和控制栅层与字线层之间通过第一介质层电隔离。可选的，所述第二介质层为氧化硅-氮化硅-氧化硅的重叠结构，所述浮栅层和控制栅层的材料为多晶娃，所述第一介质层的材料为氧化娃和氮化娃一种或两种组合。可选的，所述半导体衬底还具有存储区，在所述电容区的半导体衬底表面形成闪存单元的同时，在存储区的半导体衬底表面形成闪存单元，而且在电容区和存储区形成闪存单元的工艺相同，所形成的闪存单元的结构相同。可选的，所述半导体衬底还具有逻辑区，在所述电容区的字线层表面形成介质层的同时，在逻辑区的半导体衬底表面形成介质层，在所述电容区的介质层表面形成电极层的同时，在逻辑区的介质层表面形成电极层，所述逻辑区的介质层作为逻辑晶体管的栅介质层，所述逻辑区的电极层作为逻辑晶体管的栅极层。可选的，在逻辑区的半导体衬底表面形成电极层之后，在所述逻辑区的介质层和电极层两侧的半导体衬底表面形成侧墙，在所述电极层和侧墙两侧的半导体衬底内形成源区和漏区。可选的，所述电容区的半导体衬底内具有浅沟槽隔离结构，在所述浅沟槽隔离结构表面形成所述闪存单元。可选的，所述电容区的半导体衬底内具有阱区，在所述阱区表面形成闪存单元。可选的，所述隧穿氧化层和介质层的材料为氧化硅，所述字线层和电极层的材料为多晶硅，所述导电插塞的材料为铜、钨或铝。相应的，本专利技术还提供一种采用上述任一项方法所形成的半导体器件，包括:半导体衬底，所述半导体衬底具有电容区；位于所述电容区的半导体衬底表面的闪存单元，所述闪存单元包括:位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层；位于所述字线层表面的介质层；位于所述介质层表面的电极层；分别与字线层和电极层电连接的导电插塞。 与现有技术相比，本专利技术的技术方案具有以下优点:在半导体衬底电容区的表面形成闪存单元，由于所述闪存单元中包括位于半导体衬底表面的隧穿氧化层，以及位于所述隧穿氧化层表面的字线层，因此，所述字线层能够作为半导体电容的两层电极之一；其次，所述电容区的闪存单元能够在形成电路中用于存储的闪存单元的同时，采用相同工艺形成，使所述电容区的字线层无需进行额外的沉积以及亥_工艺即可形成，且无需制作额外的光刻掩膜板，能够简化工艺，降低成本。进一步的，在所述字线层表面形成介质层、以及位于介质层表面的电极层；所述电极层能够作为半导体电容的另一层电极，而所述介质层能够用于隔离作为电极的字线层和电极层，在电容区形成半导体电容；而且，在所述电容区形成介质层和电极层的同时，能够在逻辑区的半导体衬底表面形成介质层和电极层，所述介质层作为逻辑晶体管的栅介质层，电极层作为逻辑晶体管的栅电极层，进一步简化了制造工艺，且降低成本。所述半导体器件采用闪存单元的字线层作为一层电极，采用电极层作为另一层电极，并采用介质层电隔离所述字线层和电极层，所述半导体电容器有利于系统的进一步集成。附图说明图1是现有的PIP电容的剖面结构示意图；图2是现有的PPS电容的剖面结构示意图3至图7是本专利技术实施例的半导体器件的形成过程中的剖面结构示意图。具体实施例方式如
技术介绍
所述，在现有的闪存存储器电路中形成PIP电容或PPS电容时，工艺步骤复杂，生产成本较高。现有的闪存存储器电路中包括闪存单元器件、逻辑器件和电容器，其中，电容器在形成逻辑器件的同时形成。以PIP电容为例，请继续参考图1，在浅沟槽隔离结构11表面形成第一多晶娃层13之后，在所述第一多晶娃层13表面形成第一介质层14的同时,在需要形成逻辑晶体管的半导体衬底10表面形成栅介质层；在形成位于所述第一介质层14表面的第二多晶硅层15的同时，在所述栅介质层表面形成栅电极层；之后，在所述栅介质层和栅电极层两侧的半导体衬底表面形成侧墙，并形成源区和漏区，即能够形成逻辑晶体管。此夕卜，在闪存存储器电路中形成PPS电容的方法与上述形成PIP电容的方法相似，在此不作赘述。然而，经过本专利技术的专利技术人研究发现，如图1所示，虽然第一介质层14和第二多晶硅层15能够在形成逻辑晶体管的栅介质层和栅电极层的同时形成，以此简化工艺步骤，但形成于浅沟槽隔离结构11表面的第一 多晶硅层13依旧需要通过额外的沉积工艺、光刻工艺和刻蚀工艺形成，增加了额外的工艺步骤，而且需要额外制造光刻掩膜板以形成所述第一多晶硅层13，因此工艺步骤复杂，而且生产成本较高。经过本专利技术的专利技术人进一步研究，在存储区的半导体衬底表面形成闪存单元的同时，采用形成所述闪存单元的工艺在半导体衬底电容区的表面形成闪存单元，所述闪存单元包括:位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层；其中，所述字线层能够作为所形成的电容器的两层电极之一；之后，在所述字线层表面形成介质层、以及位于介质层表面的电极层；所述电极层能够作为所形成的电容器的另一层电极，而所述介质层能够用于隔离作为电极的字线层和电极层，从而在电容区形成半导体电容。所本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有电容区；在所述电容区的半导体衬底表面形成闪存单元，所述闪存单元包括：位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层；在所述字线层表面形成介质层；在所述介质层表面形成电极层；形成分别与字线层和电极层电连接的导电插塞。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底具有电容区； 在所述电容区的半导体衬底表面形成闪存单元，所述闪存单元包括:位于半导体衬底表面的隧穿氧化层、以及位于所述隧穿氧化层表面的字线层； 在所述字线层表面形成介质层； 在所述介质层表面形成电极层； 形成分别与字线层和电极层电连接的导电插塞。2.如权利要求1所述半导体器件的形成方法，其特征在于，所述闪存单元还包括:位于字线层两侧的隧穿氧化层表面的浮栅层，位于所述浮栅层表面的第二介质层，以及位于所述第二介质层表面的控制栅层，所述浮栅层、第二介质层和控制栅层与字线层之间通过第一介质层电隔离。3.如权利要求2所述半导体器件的形成方法，其特征在于，所述第二介质层为氧化硅-氮化硅-氧化硅的重叠结构，所述浮栅层和控制栅层的材料为多晶硅，所述第一介质层的材料为氧化硅和氮化硅中的一种或两种组合。4.如权利要求1所述半导体器件的形成方法，其特征在于，所述半导体衬底还具有存储区，在所述电容区的半导体衬底表面形成闪存单元的同时，在存储区的半导体衬底表面形成闪存单元，而且在电容区和存储区形成闪存单元的工艺相同，所形成的闪存单元的结构相同。5.如权利要求1所述半导体器件的形成方法，其特征在于，所述半导体衬底还具有逻辑区，在所述电容区的字线层表面形成介质层的同时，在逻...

【专利技术属性】
技术研发人员：胡勇，于涛，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：