制造三维结构存储元件的方法及装置制造方法及图纸

根据本发明专利技术的一实施例，制造垂直结构存储元件的方法包括：在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤。其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6、Si3H8、Si4H10群中的一种以上气体而蒸镀第一氧化硅膜的步骤。所述层叠牺牲层的步骤包括向所述基底供给二氯硅烷（SiCl2H2）而蒸镀第二氧化硅膜的步骤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造存储元件的方法和装置，更详细地，涉及一种制造三维结构存储元件的方法和装置。
技术介绍
对于电子产品而言，在要求体积变得越来越小的同时，还要求高容量数据的处理。因此，需要减小这种电子产品的存储元件体积的同时提高其集成度，在这一点上，考虑具有三维结构的存储元件来代替现有平面型结构。
技术实现思路
专利技术要解决的课题本专利技术的目的在于，提供一种能够降低存储元件体积的存储元件的制造方法及装置。本专利技术的其他目的在于，提供一种能够有效制造三维结构存储元件的方法及装置。本专利技术的另外其他目的在于，提供一种能够防止在蒸镀多个薄膜的工序中由薄膜的应力差引起的基底变形的存储元件的制造方法及装置。通过详细的说明和添加的附图，能够进一步明确本专利技术的一些其他目的。解决课题的方法根据本专利技术的一实施例，三维结构存储元件的制造方法包括:在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤，其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8, Si4H10群中的一种以上气体而蒸镀第一氧化硅膜的步骤，所述层叠牺牲层的步骤包括向所述基底供给二氯硅烷(SiCl2H2)而蒸镀第二氧化硅膜的步骤。所述绝缘层和所述牺牲层对所述蚀刻剂具有刻蚀选择比(etch selectivity),所述牺牲层的蚀刻率为所述绝缘层的蚀刻率的五倍至三百倍以上。所述蚀刻剂可以包含HF或者BOE中的任意一个。所述层叠绝缘层的步骤进一步包括供给基于乙基的气体的步骤，所述第一氧化硅膜为 SiCO (Silicon Carbon Oxide)。所述层叠绝缘层的步骤进一步包括供给基于甲基的气体的步骤，所述第一氧化硅膜为 SiCO (Silicon Carbon Oxide)。所述基底的温度保持在300至790度，所述基底的加工压力保持在IOmTorr至250Torro所述第一氧化硅膜和所述第二氧化硅膜可以具有互相不同的厚度。所述交替层叠绝缘层和牺牲层的步骤进一步包括通过环形边对所述基底的边缘部施压的步骤。所述基底的边缘部相当于从所述基底的边缘向所述基底的内侧0.5mm-3mm的范围。所述环形边可以为陶瓷材料。根据本专利技术的其他实施例，三维结构存储元件的制造方法包括:在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤。其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6, Si3H8, Si4H10群中的一种以上气体而蒸镀第一氧化硅膜的步骤。所述层叠牺牲层的步骤包括向所述基底供给选自SiH4、Si2H6、Si3H8、Si4H1(l、二氯娃烧(SiCl2H2)群中的一种以上气体和选自B2H6、PH3群中的一种以上气体而蒸镀注入有硼(boron)或者磷(phosphorus)的第二氧化娃膜的步骤。根据本专利技术的一实施例，一种三维结构存储元件的制造装置，其用于在基底上交替层叠一个以上绝缘层和一个以上牺牲层而制造三维结构存储元件，所述制造装置包括:用于实行基底加工的腔室；设置于所述腔室内并用于放置所述基底的基底支撑台；以及喷头，当在所述基底上层叠所述绝缘层时，所述喷头向所述基底供给选自SiH4、Si2H6, Si3H8,Si4Hltl群中的一种以上气体，并且，当在所述基底上层叠所述牺牲层时，所述喷头向所述基底供给二氯硅烷(SiCl2H2)15根据本专利技术的其他实施例，一种三维结构存储元件的制造装置，其用于在基底上交替层叠一个以上绝缘层和一个以上牺牲层而制造三维结构存储元件，所述制造装置包括:用于实行基底加工的腔室；设置于所述腔室内并用于放置所述基底的基底支撑台；以及喷头，当在所述基底上层叠所述绝缘层时，所述喷头向所述基底供给选自SiH4、Si2H6,Si3H8、Si4H1(l群中的一种以上气体，并且，当在所述基底上层叠所述牺牲层时，所述喷头向所述基底供给选自SiH4、Si2H6, Si3H8, Si4Hltl、二氯硅烷(SiCl2H2)群中的一种以上气体和选自B2H6、PH3群中的一种以上气体。专利技术的效果根据本专利技术的实施例，通过将存储元件形成为三维结构，能够降低存储元件的体积。并且，在基底上交替层叠形成绝缘层和牺牲层之后，在通过如多晶硅薄膜等图形来支撑绝缘层的状态下，能够有效地去除牺牲层，该图形作为半导体晶体管通道而使用。而且，能够防止在蒸镀多个薄膜的工序中由薄膜的应力差引起的基底变形。附图说明图1至图6是概略性地表示本专利技术一实施例的存储元件的制造方法的剖面图。图7是表示基于乙基的气体的供给量和蒸镀的薄膜的蚀刻率的关系的图表。图8是概略性地表示本专利技术一实施例的半导体制造装置的图。图9是概略性地表示本专利技术其他实施例的存储元件制造装置的图。图10是概略性地表示图9所示的环形边的立体图。图11和图12是表示图9所示的环形边的动作的图。具体实施例方式图1至图6是概略性地表示本专利技术一实施例的存储元件的制造方法的剖面图。以下，参考图1至图6说明存储元件的制造方法。首先，如图1所示，可以提供基底105。基底105可以包含半导体物质，如IV族半导体、II1-V族化合物半导体或者I1-VI族氧化物半导体。例如，IV族半导体可以包含硅、错或者娃错。基底105可以作为块晶(bulk wafer)或者外延层被提供。其次，可以在基底105的上部注入杂质，由此限定杂质区域110。接着，可以在基底105上交替层叠绝缘层115和牺牲层120。绝缘层115和牺牲层120可以形成为8X8或18X18、或者nXn的多层结构。在本实施例中，先层叠绝缘层115，最后层叠牺牲层120，但是根据需要可以改变绝缘层115和牺牲层120的层叠顺序。绝缘层115可以是娃氧化膜(Silicon Dioxide, SiO2),其可以通过使供给在基底105上的硅烷(SiH4)和氧化氮(N2O)反应而形成。可以用Si2H6、Si3H8, Si4H10等来代替硅烷(SiH4)。同样，牺牲层120可以是硅氧化膜，其可以通过供给在基底105上的二氯硅烷(SiCl2H2) (DCS)和氧化氮(N2O)反应而形成。此外，与本实施例不同地，牺牲层120可以是向基底105上提供选自SiH4、Si2H6、Si3H8、Si4H1Q、二氯硅烷(SiCl2H2)群中的一种以上气体，和选自B2H6、PH3群中的一种以上气体而形成的硅氧化膜。在该情况下，可以向氧化硅膜上注入硼(boron)或者磷(phosphorus)(可以同时注入硼和磷)。接着，如图2所示，可以通过蚀刻绝缘层115和牺牲层120来形成多个贯通孔125，贯通孔125贯通绝缘层115和牺牲层120。贯通孔125可以使用公知的光刻和蚀刻技术来形成。然后，通过公知的用于形成半导体晶体管的通道的形成工序(或者形成多晶硅薄膜的工序)来形成图形130，以填充贯通孔125。此时，图形130可以是中空的圆筒形状，同样本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.10.14 KR 10-2010-01000921.一种三维结构存储元件的制造方法，其特征在于，所述方法包括: 在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤； 形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤； 形成填充所述贯通孔的图形的步骤； 形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及 通过所述开口供给蚀刻剂而去除所述牺牲层的步骤， 其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6、Si3H8、Si4H1(l群中的一种以上气体而蒸镀第一氧化硅膜的步骤， 所述层叠牺牲层的步骤包括向所述基底供给二氯硅烷(SiCl2H2)而蒸镀第二氧化硅膜的步骤。2.权利要求1所述的三维结构存储元件的制造方法，其特征在于，所述绝缘层和所述牺牲层对所述蚀刻剂具有刻蚀选择比，所述牺牲层的蚀刻率为所述绝缘层的蚀刻率的五倍至三百倍以上。3.权利要求1或2所述的三维结构存储元件的制造方法，其特征在于，所述蚀刻剂包含HF或者BOE中的任意一个。4.权利要求1或2所述的三维结构存储元件的制造方法，其特征在于，所述层叠绝缘层的步骤进一步包括供给基于乙基的气体的步骤，所述第一氧化硅膜为SiCO。5.权利要求1或2所述的三维结构存储元件的制造方法，其特征在于，所述层叠绝缘层的步骤进一步包括供给基于甲基的气体的步骤，所述第一氧化硅膜为SiCO。6.权利要求1或2所述的三维结构存储元件的制造方法，其特征在于，所述基底的温度保持在300至790度，所述基底的加工压力保持在IOmTorr至250Torr。7.权利要求1或2所述的三维结构存储元件的制造方法，其特征在于，所述第一氧化硅膜和所述第二氧化硅膜具有互相不同的厚度。8.权利要求1所述的三维结构存储元件的制造方法，其特征在于，所述交替层叠绝缘层和牺牲层的步骤进一步包括通过环形边对所述基底的边缘部施压的步骤。9.权利要求8所述的三维结构存储元件的制造方法，其特征在于，所述基底的边缘部相当于从所述基底的边缘向所述基底的内侧0.5mm-3mm的范围。10...

【专利技术属性】
技术研发人员：赵星吉，金海元，禹相浩，申承祐，张吉淳，吴完锡，
申请(专利权)人：株式会社EUGENE科技，
类型：
国别省市：