对浅沟槽隔离区减少损害的半导体装置制造方法制造方法及图纸

提供对浅沟槽隔离区减少损害的半导体装置制造方法。在一具体实施例中，一种在半导体基板上制造半导体装置的方法包含选择性植入掺质离子以在该半导体基板中形成数个植入区。在半导体基板中形成数个沟槽以及用隔离材料填充该等沟槽。建立与半导体基板实质共面的隔离材料的上表面。然后，此方法同时退火植入区与隔离材料。

【技术实现步骤摘要】

本揭示内容大体有关于制造半导体装置的方法，且更特别的是，有关于。
技术介绍
由于集成电路半导体装置的组件的微小化驱策着整个产业，因此不仅必须缩减组件的关键尺寸，也必须最小化垂直变化(vertical variation)或“拓朴(topography) ”以便增加微影及蚀刻工艺窗口，最终可增加集成电路的良率。现有浅沟槽隔离(STI)制造技术包括形成垫氧化物(pad oxide)于半导体基板的上表面上，形成氮化物(例如，氮化硅)研磨终止层于其上，蚀刻终止层及半导体基板，以在半导体基板中形成沟槽及主动区，在沟槽中形成热氧化物衬底(thermal oxideliner)然后用隔离材料(例如，氧化硅)填充沟槽，在氮化物研磨终止层上形成覆盖层(overburden)。然后实施平坦化，例如用化学机械研磨法(CMP)。在后续加工期间，移除氮化物及垫氧化物，接着是掺杂主动区，这通常包括掩模、离子植入及清洗步骤。在清洗步骤期间，等向移除隔离材料的顶部角落而在隔离材料的正面中留下空穴或“凹洞”。所得垂直变化使得延伸越过STI区的任何栅极的适当结构及囊封有困难，特别是在缩减为关键尺寸时。再者，现有STI制造技术面对的困难是填充STI沟槽而不会有空穴、间隙或其它的不平整。因此，使用旋涂玻璃(SOG)或其它氧化物材料。不过，这些氧化物材料有高湿式蚀刻速率。为了降低蚀刻速率，在STI形成过程期间增加高温(例如，950°C至1150°C )及长时间的退火，而必定导致薄膜缩小以及氧化物致密化(densif ication )。此一方法的缺点在于如果晶圆经受退火薄膜的机械应力，则可能导致叠对误差(overlay error)的增加。因此，期望提供对STI区减少损害的半导体装置制造方法。提供可避免使用使隔离材料致密化的高温退火的半导体装置制造方法也是合乎需要的。此外，由以下结合附图及方法
及
技术介绍
的详细说明及随附的权利要求可明白其它期望的特征及特性。
技术实现思路
提供用于制造半导体装置的方法。根据一具体实施例，该半导体装置是制造于半导体基板上。该方法包括选择性植入掺质离子(dopant ions)以在该半导体基板中形成数个植入区(implant)。在该半导体基板中形成数个沟槽，以及用隔离材料填充该等沟槽。建立与该半导体基板实质共面的隔离材料的上表面。然后，该方法同时退火该等植入区及该隔离材料。在另一具体实施例中，提供一种用于制造半导体装置于半导体基板上的方法。在该方法中，沉积上覆该半导体基板的平坦化终止层(planarization stop layer)。在该半导体基板中形成数个沟槽，以及沉积隔离材料于该等沟槽中。该方法平坦化该隔离材料至该平坦化终止层。然后，移除 隔离材料的均匀部分以建立与该半导体基板不相交的隔离材料的上表面。根据另一具体实施例，一种用于制造半导体装置的方法，包括提供半导体基板，其具有上覆半导体层的垫氧化物层。在该半导体基板上方形成植入掩模(implant mask)，以及选择性植入掺质离子以在该半导体基板中形成数个植入区。移除该植入掩模以及沉积平坦化终止层于该半导体基板上。该方法蚀刻平坦化终止层及半导体基板以在该半导体基板中形成数个沟槽。然后，沉积隔离材料于该等沟槽中以及平坦化至平坦化终止层。该方法用氢氟酸(HF)蒸气进行干式去釉工艺(dry deglazing process)以建立与半导体基板不相交的隔离材料的上表面以及移除平坦化终止层的残留氧化物。由该半导体基板移除平坦化终止层。在氧或氮的周遭环境(ambient atmosphere)中，以约650°C至约1050°C的温度同时退火该等植入区及该隔离材料。在退火植入区及隔离材料后，移除半导体基板的垫氧化物层以及在半导体层上形成栅极绝缘层。以下结合附图描述晶体管的具体实施例及其制造方法，其中类似的组件用相同的组件符号表不。附图说明图1至图10的横截面图根据不同的具体实施例图标制造半导体装置的方法步骤。主要组件符号说明102 半导体基板104 垫氧化物层106 半导体层110 植入掩模112 植入区116 平坦化终止层120 蚀刻掩模124 沟槽126 氧化硅衬底128 硅表面132、140、142 表面136 隔离材料150 栅极绝缘层。具体实施例方式以下的实施方式在本质上只是范例而非意图限制晶体管的制造方法、应用或用途。此外，希望不受方法

技术介绍

技术实现思路
或具体实施方式之中明示或暗示的理论约束。 在此打算通过以下方式可减少或排除形成STI区的隔离材料的垂直变化:平坦化隔离材料接着移除均匀数量的隔离材料(例如，用干式去釉(dry deglazing)工艺)，以及通过排除后续植入及清洗工艺的损害来维持此状态。此外，打算可用单一低温退火来同时活化植入区以及降低形成STI区的隔离材料的蚀刻速率。根据本专利技术各种具体实施例，用于制造半导体装置的方法导致形成装置的STI区的隔离材料的垂直变化减少。在本专利技术各种具体实施例中，该方法包含单一退火步骤以同时退火形成STI及阱植入区(well implant)的隔离材料。图1至图10的横截面图是根据本专利技术各种具体实施例图标半导体装置以及用于制造该半导体装置的方法步骤。制造半导体装置的各种步骤为众所周知，因此为求简明，本文只简述许多现有的步骤或整个省略而不提供现有的工艺细节。此时翻到图1，在一示范具体实施例中，制造半导体装置的方法以提供半导体基板102开始，其具有上覆半导体层106的垫氧化物层104。也可形成用以植入的对齐掩模(alignment mark)。半导体层106可为块娃或绝缘体上覆娃(SOI)晶圆。该绝缘体上覆娃(SOI)晶圆包含上覆氧化硅层的含硅材料层。在某些具体实施例中，该半导体基板可视为只有半导体层106。尽管半导体层106最好为硅材料，然而用于本文的术语“硅材料”可涵盖常用于半导体工业的相对纯硅材料以及与其它元素混合的硅。或者，半导体层106可用锗、神化嫁及等等实现。如图2所示，植入掩模110形成在半导体基板102上方以及选择性植入掺质离子以在半导体基板102中形成植入区112。众所周知，此工艺常包括一连串的掩模及植入工艺以由N型离子(例如，磷或砷离子)以及P型离子(例如，硼离子)的植入来产生想要的本体或阱植入区112，以在随后形成的晶体管结构中实现期望的掺质分布用于本体区(或阱区)。在图3中，通过现有剥离/清洗顺序来移除植入掩模110。然后，沉积平坦化终止层116于半导体基板102上。如下述,平坦化终止层116也用作去釉掩模(deglazing mask)。在一示范具体实施例中，平坦化终止层116为用化学气相沉积法(CVD)沉积的垫氮化物，然而平坦化终止层116可由可用作平坦化终止层及去釉掩模的任何可蚀刻材料形成。在图4中，根据现有的主动区微影工艺，图案化在平坦化终止层116上方的掩模材料(例如，阻剂)以形成蚀刻掩模(etch mask) 120。蚀刻平坦化终止层116及半导体基板102以在半导体层1 06中形成沟槽124，如图5所示。如图6所示，在蚀刻沟槽124后，移除蚀刻掩模120，例如通过阻剂剥离工艺。在沟槽124的暴露硅表面128上以及(虽然未图标)沿着平坦化终止层116的表本文档来自技高网...

【技术保护点】
一种在半导体基板上制造半导体装置的方法，该方法包括：选择性植入掺质离子以在该半导体基板中形成数个植入区；在该半导体基板中形成数个沟槽；以隔离材料填充该等沟槽；建立与该半导体基板实质共面的该隔离材料的上表面；以及同时退火该等植入区及该隔离材料。

【技术特征摘要】
2012.01.23 US 13/356,3261.一种在半导体基板上制造半导体装置的方法，该方法包括: 选择性植入掺质离子以在该半导体基板中形成数个植入区； 在该半导体基板中形成数个沟槽； 以隔离材料填充该等沟槽； 建立与该半导体基板实质共面的该隔离材料的上表面；以及 同时退火该等植入区及该隔离材料。2.根据权利要求1所述的方法，其中，形成该等沟槽于该半导体基板中、以该隔离材料填充该等沟槽以及建立与该半导体基板实质共面的该隔离材料的该上表面包括: 在该半导体基板上沉积平坦化终止层； 蚀刻该平坦化终止层及该半导体基板，以在该半导体基板中形成该等沟槽； 沉积该隔离材料于该等沟槽中； 平坦化该隔离材料至该平坦化终止层；以及 执行干式去釉工艺，以建立与该半导体基板实质共面的该隔离材料的该上表面。3.根据权利要求2所述的方法，其中，沉积该平坦化终止层于该半导体基板上包括执行化学气相沉积法，以在该半导体基板上形成垫氮化物层。4.根据权利要求2所述的方法，其中，执行该干式去釉工艺包括自该平坦化终止层移除残留氧化物。5.根据权利要求1所述的方法，其中，形成该等沟槽于该半导体基板中、以该隔离材料填充该等沟槽以及建立与该半导体基板实质共面的该隔离材料的该上表面包括: 在该半导体基板上沉积平坦化终止层； 蚀刻该平坦化终止层及该半导体基板，以在该半导体基板中形成该等沟槽； 沉积该隔离材料于该等沟槽中； 平坦化该隔离材料至该平坦化终止层；以及 执行去釉工艺，以建立与该半导体基板实质共面的该隔离材料的该上表面，其中，该去釉工艺是选自由下列所组成的群组:氢氟酸湿式蚀刻、等向性干式电浆蚀刻、或非等向性干式电浆蚀刻。6.根据权利要求1所述的方法，其中，同时退火该等植入区及该隔离材料包括:在由氧或氮组成的周遭环境中，以约650°C至约1050°C的温度同时退火该等植入区及该隔离材料。7.根据权利要求1所述的方法，更包括: 提供该半导体基板，其具有覆于半导体层上的垫氧化物层；以及在同时退火该等植入区及该隔离材料后，自该半导体基板移除该垫氧化物层以及形成栅极绝缘层于该半导体层上。8.根据权利要求1所述的方法，更包括: 在选择性植入掺质离子之前，在该半导体基板上方形成植入掩模；以及 在选择性植入掺质离子之后，移除该植入掩模。9.根据权利要求1所述的方法，其中，建立与该半导体基板实质共面的该隔离材料的该上表面包括: 平坦化该隔离材料；以及移除该隔离材料的均匀数量，以建立与该半导体基板实质共面的该隔离材料的该上表面。10.一种在半导体...

【专利技术属性】
技术研发人员：HJ·瑟斯，B·巴哈，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：