半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，该半导体结构包括一衬底、一有源元件、一第一半导体元件、一第二半导体元件及一被动元件。衬底具有一第一区及与第一区相连的一第二区。有源元件具有一掺杂区，掺杂区位于第一区。第一半导体元件、第二半导体元件及被动元件被设于第二区上。第一半导体元件、第二半导体元件及被动元件均被电性连接于有源元件。

【技术实现步骤摘要】

本专利技术是有关于一种半导体结构，且特别是有关于一种整合有源元件、多个半导体元件及被动元件元单一衬底的半导体结构。
技术介绍
在半导体装置中，举例来说，会同时需要金属氧化半导体与其他半导体元件。一般来说，会将金属氧化半导体与其他半导体元件以分开的工艺，分别形成在不同的衬底上，再于封装过程中，利用打线将不同衬底上的金属氧化半导体与其他半导体元件作电性连接。当一金属氧化半导体与一半导体元件整合在一起时，需要保留一段打线接合的空间。若一金属氧化半导体与多个半导体元件整合时，则需要保留更多打线接合的空间。因此，不但不利于整体装置微型化，且使得半导体装置的工艺复杂，并提高生产成本高。而且，金属氧化半导体与其他半导体元件之间电性连接的失误率会比较高，且效果不佳。
技术实现思路
本专利技术是有关于一种半导体结构，通过简化的工艺，将第一半导体元件、第二半导体元件、有源元件及被动元件整合于单一衬底上。相较于一般技术，实施例的半导体结构的制造方法简单且成本低，制造完成的半导体结构体积小，有利于微型化。此外，半导体元件有源元件及被动元件之间可具有良好的电性连接。根据本专利技术的第一方面，提出一种半导体结构，包括一衬底、一有源元件、一第一半导体元件、一第二半导体元件及一被动元件。衬底具有一第一区及与第一区相连的一第二区。有源元件具有一掺杂区，掺杂区位于第一区。第一半导体元件、第二半导体元件及被动元件被设于第二区上，其中，第一半导体元件、第二半导体元件及被动元件均被电性连接于有源元件。根据本专利技术的第二方面，提出一种半导体结构的制造方法。方法包括以下步骤:提供一单一衬底，单一衬底包括一第一区及与第一区相连的一第二区；形成一有源元件于第一区；形成一第一半导体元件、一第二半导体元件及一被动元件于第二区上；电性连接第一半导体元件与有源元件、第二半导体元件与有源元件及被动元件与有源元件。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下:附图说明图1绘示依照本专利技术一实施例的半导体结构的有源元件、第一半导体元件、第二半导体元件及被动元件的上视图。图2至图22绘示依照本专利技术一实施例的半导体结构的制造流程剖面图。图23A至图23B绘示依照本专利技术一实施例的的掺杂浓度与对应的片阻值的示意图。主要元件符号说明1:半导体结构10:衬底101:场氧化层102:牺牲氧化层103、103’、105:介电材料层104、106、108、110、112、118、120、122:介电层107、109、10%:电极材料107a、107b、107c、107d、109a、109b、109c:电极109d:本体部114、126:内联机116’、128:导线150:掺杂区151、153:阱20:第一半导体元件 30:第二半导体元件40:被动元件50:有源元件Al:第一区A2:第二区K:开口Ml Ml 1:光刻胶P1、P2:表面具体实施例方式图1是绘示依照本专利技术一实施例的一半导体结构I的上视图，如图1所示，半导体结构I包括一衬底10、一第一半导体元件20、一第二半导体元件30、一被动元件40及一有源元件50。于此仅绘示出第一半导体元件20、第二半导体元件30、被动元件40及有源元件50的结构，省略元间之间的连接导线。于此实施例中，第一半导体元件20、第二半导体元件30、被动元件40及有源元件50被设置于单一衬底10上。图2至图22是绘示如图1的半导体结构I沿X_X切线的剖面的制造流程图。请参考图2，提供一衬底10，衬底10具有一第一区Al及一第二区A2。第二区具有第一表面Pl及与第一表面相对而设的第二表面P2。第一区Al具有一掺杂区150，掺杂区150包括第二导电型的第一阱151及第一导电型的第二阱153，第一导电型与第二导电型是不相同的。举例来说，于此实施例中的第一阱151是注入杂质例如硼(bOTon)，以使第一阱151具有足够的P型杂质，第二阱153是注入杂质例如磷(phosphorus)，以使第二阱153具有足够的N型杂质。接着，对衬底10的表面进行清洗后，形成图案化硅化物(未绘示出)，以定义一场氧化层101于衬底10的表面上，然后，移除图案化硅化物后，清洗衬底10表面，形成一牺牲氧化层102，执行一阈值电压(VT)调整注入。请参考图3 图4。如图3所不,形成一第一介电材料层103于场氧化层101上。如图4所示，利用黄光光刻工艺形成光刻胶层Ml后，移除光刻胶层Ml未遮蔽到的第一介电材料层103以形成图案化第一介电材料层103’后，移除光刻胶层Ml。然后，请参考图5，移除第一区Al的牺牲氧化层102并清洗衬底10表面后，执行一氧化工艺，以于第一区Al形成一第四介电层104，且同时氧化第二区A2的图案化第一介电材料层103’，以形成一第二介电材料层105，第二介电材料层105可以作为之后工艺的刻蚀终止层。于此实施例中，图案化第一介电材料层103’及第二介电材料层105是形成为第一介电层106。于此实施例中，光刻胶层Ml的移除可以执行于牺牲氧化层102形成之前或牺牲氧化层102形成之后，并不作限制。请参考图6，沉积一第一电极材料107，第一电极材料107例如是多晶硅材料、复晶娃锗(poly silicon-germanium)材料或掺杂的单晶娃材料。并且，对于第一电极材料107注入杂质例如磷，以使第一电极材料107具有足够的第一导电型(N型)杂质。接着，再使用标准清洗步骤(标准化的第一步清洗SCl及标准化的第二步清洗SC2)作表面清洁。于一实施例中，注入杂质例如磷的方式，可以使用三氯化磷酰(POCl3)的气体以扩散的方式掺杂磷离子至第一电极材料107，或直接使用磷离子以注入(implant)的方式掺杂至第一电极材料107。请参考图7，利用黄光光刻工艺形成光刻胶层M21 M24，以移除光刻胶层M21 M24未遮蔽到的第一电极材料107 (绘不于图6)以形成第一电极107a、第一电极107b、第三电极107c及第五电极107d后，可以执行一干法(例如等离子体)清洁作表面清洁，接着，湿法清洁的方式移除光刻胶层M21 M24。请参考图8，先进行一清洗步骤，再执行一高温热氧化步骤，于第一电极107a、第一电极107b、第三电极107c、第五电极107d及第一介电层106上形成一第三介电层108。接着，沉积一第二电极材料109 (例如是多晶硅材料、复晶硅锗材料或掺杂的单晶硅材料)于第三介电层108上,并且对于第二电极材料109注入杂质例如硼，以使第二电极材料109具有足够的第二导电型(P型)杂质。其中，注入杂质例如硼的浓度是第一掺杂浓度。请参考图9，利用黄光光刻工艺形成图案化光刻胶层M3，对图案化光刻胶层M3暴露的第二电极材料109注入杂质例如磷，以使暴露的第二电极材料109具有足够的第一导电型(N型)杂质。于此实施例中，注入杂质例如磷的浓度是第二掺杂浓度，第二掺杂浓度大于第一掺杂浓度，因此，经过第一导电型(N型)杂质的注入之后，暴露的第二电极材料109是形成第一导电型(N型)的第四电极109a(绘示于图10)。请参考图10所示，利用黄光光刻工艺形成图案化光刻胶层M4，对图案化光刻胶层M4暴露的第二电极材料109 (绘示于图9)注入杂质例如硼，以本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一衬底，具有一第一区及与该第一区相连的一第二区；一有源元件，具有一掺杂区，该掺杂区位于该第一区；一第一半导体元件及一第二半导体元件，设于该第二区上；以及一被动元件，设于该第二区上，其中，该第一半导体元件、该第二半导体元件及该被动元件均被电性连接于该有源元件。

【技术特征摘要】

【专利技术属性】
技术研发人员：李明东，陈建铨，连士进，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：