半导体器件和制造该半导体器件的方法技术

本发明专利技术涉及一种半导体器件和制造该半导体器件的方法，该半导体器件在互连层中具有晶体管。形成层间绝缘膜。然后在层间绝缘膜中掩埋第一栅电极和第二栅电极。然后，在层间绝缘膜上方、在第一栅电极上方并且在第二栅电极上方形成防扩散膜。然后，在存在于第一栅电极上方的防扩散膜上方形成第一半导体层。然后，在第一半导体层的上表面上方和侧面上并且在防扩散膜上方形成绝缘覆盖膜。然后，在绝缘覆盖膜上方形成半导体膜。然后，选择性地去除半导体膜以留下位于第二栅电极上方的部分，从而形成第二半导体层。

【技术实现步骤摘要】
半导体器件和制造该半导体器件的方法相关申请的交叉引用于2011年12月14日提交的日本专利申请No.2011-273229，包括说明书、附图和摘要，通过引用其整体而合并于此。
技术介绍
本专利技术涉及一种在互连层中具有晶体管的半导体器件和一种制造该半导体器件的方法。日本未审专利申请公布No.2010-141230描述了在互连层形成半导体膜和通过使用该半导体膜和该互连层的互连来形成晶体管。在该晶体管中，位于该半导体膜下方的互连用作栅电极，并且在该互连层之间的防扩散膜用作栅极绝缘膜。
技术实现思路
为了改进电路设计中的自由度，优选的是在一个相同的层中形成多种类型的晶体管。为了改变该类型的晶体管，优选地改变作为沟道的半导体层的类型。然而，当期望在一个相同的层中形成多种类型的半导体层时，如果在沉积时多个半导体层彼此接触，那么可能存在半导体层特征改变的可能性。根据本专利技术的一个方面，一种半导体器件包括：多层互连层，其具有第一互连层和位于第一互连层上方的第二互连层；以及通过使用所述第一互连层形成的第一晶体管和第二晶体管，并且第一晶体管具有：掩埋在第一互连层中的第一栅电极；位于第一栅电极上方的第一栅极绝缘膜；位于第一栅极绝缘膜上方的第一半导体层；以及绝缘覆盖膜，该绝缘覆盖膜位于第二互连层下方并且覆盖所述第一半导体层的上表面和侧面，并且第二晶体管具有：掩埋在第一互连层中的第二栅电极；位于第二栅电极上方的第二栅极绝缘膜；以及位于第二栅极绝缘膜上方的第二半导体层，该第二半导体层至少部分地位于绝缘覆盖膜上方并且包含与第一半导体层不同的材料。根据本专利技术的另一个方面，制造半导体器件的方法包括：在第一层间绝缘膜中掩埋第一栅电极和第二栅电极；在第一栅电极上方形成第一栅极绝缘膜和第一半导体层；在第一半导体层的上表面上方和侧面上形成绝缘覆盖膜；在绝缘覆盖膜上方和在第二栅电极上方形成第二半导体层，并且可选择地去除第二半导体层而留下第二半导体层位于第二栅电极上方的部分。因为本专利技术的各方面可以防止在第一半导体层和第二半导体层之间互相接触，所以可以抑制第一晶体管和第二晶体管特征的改变。附图说明图1是示出了根据第一实施例的半导体器件的构造的截面图；图2是图1所示的第一晶体管200的平面图；图3是示出图1所示的半导体器件的制造方法的截面图；图4是示出图1所示的半导体器件的制造方法的截面图；图5是示出图1所示的半导体器件的制造方法的截面图；图6是示出图1所示的半导体器件的制造方法的截面图；图7是示出图1所示的半导体器件的制造方法的截面图；图8是示出根据第二实施例的半导体器件的构造的截面图；图9是示出根据第三实施例的半导体器件的构造的截面图；图10示出根据第四实施例的半导体器件的构造的截面图；图11是示出根据第五实施例的半导体器件的制造方法的截面图；图12是示出根据第五实施例的半导体器件的制造方法的截面图；图13是示出根据第五实施例的半导体器件的制造方法的截面图；图14是示出根据第五实施例的半导体器件的制造方法的截面图；图15是示出根据第六实施例的半导体器件的构造的截面图；图16是示出根据第六实施例的半导体器件的制造方法的截面图；图17是示出根据第七实施例的半导体器件的构造的截面图；图18是示出根据第八实施例的半导体器件的构造平面图；图19是图18所示的半导体器件的电路图；以及图20是示出根据第九实施例的半导体器件的构造的截面图。具体实施方式将参考附图描述本专利技术的优选的实施例。贯穿附图，相同的构造因素带有相同的附图标记，选择性地省略了对它们的描述。第一实施例图1是示出根据第一实施例的半导体器件的构造的截面图。半导体器件具有多层互连层100。多层互连层100具有第一互连层120和第二互连层140。通过在防扩散膜122上方堆叠层间绝缘膜124来形成第一互连层120。第二互连层140形成在第一互连层120上方，并且通过在防扩散膜142上方堆叠层间绝缘膜144来形成。防扩散膜122和142包括例如，SiN膜、SiCN膜或SiC膜的绝缘膜，该绝缘膜包含Si、C和N中的至少两种元素。防扩散膜122和142也可以是堆叠上述的至少两个膜的堆叠膜。防扩散膜122和142厚度例如是大于等于10nm并且小于等于50nm。层间绝缘膜124和144例如是氧化硅或低k绝缘膜，低k绝缘膜例如具有比具有2.7或更低特定介电常数的氧化硅更低的介电常数。低k绝缘膜是含碳膜，例如，SiOC膜、SiOCH膜、SiLK（注册商标）、HSQ（氢倍半硅氧烷）膜、MHSQ（甲基氢倍半硅氧烷）膜、MSQ（甲基倍半硅氧烷）膜或它们的多孔膜。在层间绝缘膜124中掩埋通路132和互连134。例如，由包含铜作为主要成份（95%或更多）的金属材料形成通路132和互连134。可以通过单镶嵌方法或双镶嵌方法[s1]形成通路132和互连134。通路132也可以是接触。在诸如硅衬底的半导体衬底（图中未示出）上方形成多层互连层100。对半导体衬底形成元件，例如，晶体管。在稍后描述的其他的实施例中将描述半导体衬底和晶体管。多层互连层100具有第一晶体管200和第二晶体管300。第一晶体管200具有第一栅电极210和第一半导体层230。第一栅电极210与互连134在相同的步骤中形成。即，第一栅电极210由包含铜作为主要成份（95%或更多）的金属材料形成，并且掩埋在第一互连层120中。第一半导体层230形成在防扩散膜142的上方。第一半导体层230通过防扩散膜142与第一栅电极210相对。防扩散膜142位于第一栅电极210和第一半导体层230之间的部分起到第一晶体管200的栅极绝缘膜的作用。在第一半导体层230上方形成硬掩膜232。硬掩膜232用于通过蚀刻而选择性地留下第一半导体层230。因此，硬掩膜232的平面形状与第一半导体层230的平面形状是相同的。硬掩膜232可以是任何材料只要相对于第一半导体层230可获得蚀刻选择性。在硬掩膜232和防扩散膜142上方形成绝缘覆盖膜146。绝缘覆盖膜146也覆盖硬掩膜232的上表面和侧面以及第一半导体层230的侧面。绝缘覆盖膜146包括SiN膜、SiO2膜、SiOC膜和SiOCH膜中的一个。第二晶体管300具有第二栅电极310和第二半导体层330。第二栅电极310与互连134和第一栅电极210由相同的步骤形成。即，第二栅电极310由包含铜作为主要成份（95%或更多）的金属材料形成并且掩埋在第一互连层120中。第二半导体层330形成在绝缘覆盖膜146上方。第二半导体层330通过防扩散膜142和绝缘覆盖膜146而与第二栅电极310相对。防扩散膜142在第二栅电极310和第二半导体层330之间的部分起到第二晶体管300的栅极绝缘膜的作用。在图1所示的示例中，绝缘覆盖膜146和防扩散膜142在第二栅电极310和第二半导体层330之间的部分起到第二晶体管300的栅极绝缘膜的作用。在第二半导体层330上方形成硬掩膜332。当通过蚀刻选择性地留下第二半导体层330时使用硬掩膜332。因此，硬掩膜332的平面形状与第二半导体层330的平面形状是相同的。硬掩膜332可以是任何材料只要相对于第二半导体层330可获得蚀刻选择性。第一半导体层230和第二半导体层330厚度例如是大于等于10nm并且小于等于30本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多层互连层，所述多层互连层具有第一互连层和位于所述第一互连层上方的第二互连层；以及通过使用所述第一互连层形成的第一晶体管和第二晶体管，其中，所述第一晶体管包括：在所述第一互连层中掩埋的第一栅电极；位于所述第一栅电极上方的第一栅极绝缘膜；位于所述第一栅极绝缘膜上方的第一半导体层；以及绝缘覆盖膜，所述绝缘覆盖膜位于所述第二互连层下方并且覆盖所述第一半导体层的上表面和侧面，并且其中，所述第二晶体管包括：在所述第一互连层中掩埋的第二栅电极；位于所述第二栅电极上方的第二栅极绝缘膜；以及位于所述第二栅极绝缘膜上方的第二半导体层，所述第二半导体层至少部分地位于所述绝缘覆盖膜之上并且由与所述第一半导体层不同的材料形成。

【技术特征摘要】
2011.12.14 JP 2011-2732291.一种半导体器件，包括：多层互连层，所述多层互连层具有第一互连层和位于所述第一互连层上方的第二互连层；以及通过使用所述第一互连层形成的第一晶体管和第二晶体管，其中，所述第一晶体管包括：在所述第一互连层中掩埋的第一栅电极；位于所述第一栅电极上方的第一栅极绝缘膜；位于所述第一栅极绝缘膜上方的第一半导体层；以及绝缘覆盖膜，所述绝缘覆盖膜位于所述第二互连层下方并且覆盖所述第一半导体层的上表面和侧面，并且其中，所述第二晶体管包括：在所述第一互连层中掩埋的第二栅电极；位于所述第二栅电极上方的第二栅极绝缘膜；以及位于所述第二栅极绝缘膜上方的第二半导体层，所述第二半导体层至少部分地位于所述绝缘覆盖膜之上并且由与所述第一半导体层不同的材料形成。2.根据权利要求1所述的半导体器件，其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间，并且其中，所述第一栅极绝缘膜和所述第二栅极绝缘膜包含所述防扩散膜。3.根据权利要求2所述的半导体器件，其中，所述绝缘覆盖膜还位于所述第二半导体层下方，并且其中，所述第二栅极绝缘膜具有位于所述第二半导体层下方的所述绝缘覆盖膜。4.根据权利要求1所述的半导体器件，其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间，其中，所述防扩散膜具有第一开口，所述第一开口位于所述第一栅电极上方，并且其中，所述第一栅极绝缘膜位于所述第一开口中。5.根据权利要求1所述的半导体器件，其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间，其中，所述绝缘覆盖膜还形成在所述防扩散膜上方，其中，所述防扩散膜和所述绝缘覆盖膜的堆叠膜具有第二开口，所述第二开口位于所述第二栅电极上方，并且其中，所述第二栅极绝缘膜位于所述第二开口中。6.根据权利要求1所述的半导体器件，其中，在所述第一栅极绝缘膜和所述第二栅极绝缘膜之间膜厚度不同。7.根据权利要求1所述的半导体器件，其中，所述第一半导体层和所述第二半导体层的导电类型彼此不同。8.根据权利要求1所述的半导体器件，其中，所述第一半导体层和所述第二半导体层的导电类型彼此相同。9.根据权利要求1所述的半导体器件，其中所述绝缘覆盖膜包含SiN膜、SiO2膜、SiOC膜、SiOCH膜中的一个。10.根据权利要求2所述的半导体器件，其中，所述防扩散膜包含SiN膜、SiCN膜和SiC膜中的至少一个。11.根据权利要求1所述的半导体器件，其中，所述第一栅电极和所述第二栅电极中的每一个包括Cu互连。12.根据权利要求1所述的半导体器件，其中，所述第一半导体层和所述第二半导体层中的每一个包括氧化物半导体层。13.根据权利要求12所述的半导体器件，其中，所述氧化物半导体层是InGaZnO层、InZnO层、ZnO层、ZnAlO层、ZnCuO层、NiO层、SnO层、SnO2层、CuO层、Cu2O层、CuAlO层、ZnO层、ZnAlO层、Ta2O5层或TiO2层。14.一种制造半导体器件的方法，包括以下步骤：形成第一层间绝缘膜；在所述第一层间绝缘膜中掩埋第一栅电极和第二栅电极；在所述第一栅电极上方形成第一栅极绝缘膜和第一半导体层；在所述第一半导体层的上表面上方和侧面上形成绝缘覆盖膜；在所述绝缘覆盖膜上方并且在所述第二栅电极上方形成第二半导体层；以及选择性地去除所述第二半导体层，从而留下所述第二半导体层的位于所述第二...

【专利技术属性】
技术研发人员：金子贵昭，井上尚也，林喜宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：