【技术实现步骤摘要】
本专利技术属于半导体装置领域，尤其涉及。
技术介绍
目前，在已知作为功率MOSFET的一类器件中，一般通过减少MOSFET器件的导通电阻来降低功率损耗，而击穿电压表征MOSFET器件在反向电压条件下的耐击穿能力。由于导通电阻随击穿电压的上升而指数上升，所以为了在提高耐压的基础上降低导通电阻，将超结引入功率M0SFET，如图1所示，超结功率MOSFET包括位于功率MOSFET有源区的交替出现的P柱区3’和N柱区2’，形成PN柱形结构，所述PN柱形结构通过在η-外延层2中形成，所述η-外延层2形成在η+半导体衬底I之上。同时，超结功率MOSFET在η-外延层2上还包括栅叠层5、覆盖栅叠层5的金属层6和η-外延层2表面的氧化层7，所述栅叠层5包括栅氧化层51和栅极52。对于普通的均匀掺杂η-外延层2来说，功率MOSFET中交替的P柱区和N柱区处于理想的电荷平衡状态(CpWp = CnWn,其中Cp和Cn分别表示P柱区和N柱区的掺杂浓度，而Wp和Wn分别表示与掺杂浓度相对应的柱区的宽度)，当所述PN柱形结构在器件处于反向阻断状态时，这些区在反向电压条件下可以横向相互耗尽...
【技术保护点】
一种半导体装置，包括：在水平方向交替排列的第一掺杂柱区和第二掺杂柱区；其中所述第一掺杂柱区的掺杂浓度在垂直方向上由下至上依次递增，所述第二掺杂柱区的侧壁形成一倒梯形结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖忠平，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。