用于在沟槽功率MOSFET中优化端接设计的不对称多晶硅栅极的制备方法技术

本发明专利技术公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

【技术实现步骤摘要】

本专利技术主要涉及场效应管，更确切地说是涉及具有器件边缘端接性能的功率氧化物半导体场效应管(M0SFET)。
技术介绍
功率电子器件通常采用功率金属-氧化物-半导体场效应晶体管(M0SFET)。功率MOSFET应能承受比较高的击穿电压，同时具有非常低的导通电阻。一般来说，功率MOSFET器件是通过一簇晶体管阵列，制备在称为有源区的衬底上制成的。在包围着有源区的区域中，在有源区中建立起电场。这称为端接区。功率MOSFET的击穿电压应达到最大，在端接区中，超过有源晶胞区的击穿电压。如果端接击穿电压低于有源区的击穿电压，那么雪崩电流将涌入端接区，从而削弱雪崩性能。在大多数器件中，最高的可能的雪崩电流是非常有必要的。在传统的屏蔽栅晶体管(SGT) MOSFET中，端接区设计是最具有挑战性的，由于最后的有源晶胞沟槽毗邻端接区，因此该有源晶胞沟槽与有源区内的那些性能不同。因此，十分有必要设计适宜的端接区，使功率MOSFET的击穿电压达到最大。
技术实现思路
一种具有多个晶体管的半导体器件，包括一个端接区，其特点是带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管本文档来自技高网...

【技术保护点】
一种形成在半导体衬底上的半导体器件，其特征在于，包括：一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及一个包围着所述的有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述的导电材料和所述的衬底材料之间，最里面的端接沟槽具有一个由所述的导电材料制成的栅极部分，所述的栅极部分的剖面面积小于所述的有源区中的晶体管的所述的栅极区的剖面面积。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李亦衡，丁永平，王晓彬，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：