一种沟槽型半导体功率器件及其制造方法和终端保护结构技术

本发明专利技术公开了一种低成本的沟槽型半导体功率器件，包括半导体基板，并联的单胞构成位于中心的有源区，有源区的外围设置有包括一个分压环和位于分压环外侧的至少一个截止环的终端保护区；分压环由终端保护区内的P型深阱和浮置在该P型深阱中的分压沟槽构成；分压沟槽内壁生长有绝缘栅氧化层，分压沟槽中设置有导电多晶硅；截止环包括：设置在第一导电类型外延层顶部的第二导电类型截止阱，截止阱的右侧顶部设置有第一导电注入层，该第一导电注入层中开设有用于安装截止环金属的引出槽，该引出槽深入到第二导电类型层中。本发明专利技术还公开了上述半导体功率器件的制造方法。本方法尤其适应用于制造超过100V的沟槽型半导体功率器件。

【技术实现步骤摘要】

本专利技术涉及一种沟槽型半导体功率器件和其中的终端保护结构、以及沟槽型半导体功率器件的制造方法。
技术介绍
半导体功率器件(M0S管)的导通电阻和击穿特性是决定产品性能的两个重要指标。而在不影响器件性能的前提下，如何通过改变器件的内部结构和制造工艺来降低成本是设计者最主要的任务。如图10所示，传统的半导体功率器件，在其终端保护结构中，通常只有P型深阱，由于在P型深阱的外侧底部A处会造成电场密集，从而形成局部大电场，使得器件的可靠性降低。这样，在制作耐压值超过100伏的产品时，P型深阱的外侧底部A处的局部大电场会造成器件提前击穿，反向耐压达不到设计目标值。为此，设计人员在图10所示的半导体功率器件的基础上，增加了至少一个P型深阱，形成图11所示的双P型深阱结构来提高击穿电压。但是，增加P型深阱的数量，就势必会增大芯片的面积，这样就增加了所述半导体功率器件的成本，削弱了其市场竞争力。
技术实现思路
本专利技术所要解决的技术问题是:提供一种可以减小芯片面积、从而降低制造成本的沟槽型半导体功率器件终端保护结构。为解决上述技术问题，本专利技术采用的技术方案为:一种沟槽型半导体功率器件的终端保护结本文档来自技高网...

【技术保护点】
一种沟槽型半导体功率器件的终端保护结构，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面上覆盖有绝缘介质层，第一主面在位于中心区域的有源区的外围设置有终端保护区，所述的终端保护区内设置有至少一个分压环和位于分压环外围的至少一个截止环；其特征在于：所述的分压环包括：设置在第一导电类型外延层顶部的第二导电类型分压深阱，第二导电类型分压深阱中浮置有至少一个环状的分压沟槽，分压沟槽的内壁上生长有绝缘栅氧化层，分压沟槽中设置有导电多晶硅；所述的截止环包括：设置在第一导电类型外延层...

【技术特征摘要】

【专利技术属性】
技术研发人员：丁磊，侯宏伟，
申请(专利权)人：张家港凯思半导体有限公司，
类型：发明
国别省市：