带有横向RESURF柱的沟槽-栅极器件具有在栅极沟槽下方的附加注入。所述附加注入减小了所述RESURF柱之间的半导体漂移区的有效宽度，并且这样提供了附加的栅极屏蔽，改善了所述器件的电性能。
【技术实现步骤摘要】
本专利技术通常涉及沟槽-栅极RESURF器件。例如，本专利技术涉及垂直沟槽-栅极MOSFET RESURF 器件。
技术介绍
垂直沟槽-栅极MOSFET器件典型地包括η型衬底，在所述衬底上形成限定了漂移区的η型外延层。在所述衬底的顶部设置有源极区，由栅极沟槽分离，所述沟槽具有栅极氧化物内衬，在所述栅极氧化物上方设置了栅极金属化层。每一个源极区同样地配备有源极金属化层，以及所述衬底配备有漏极金属化层。通常期望同时实现高的击穿电压(以下称作“BV”)和低的漏极-源极导通电阻(以下称作“RON”)。然而，这两个参数都以以下这种方式依赖于所述漂移区的厚度和电阻率:随着所述漂移区中掺杂剂浓度降低和/或所述漂移区厚度增大，功率MOSFET的击穿电压和RON都将增大。因此，在功率MOSFET中，在击穿电压与RON之间存在一种平衡。在不损害所需的高击穿电压的情况下，减小功率MOSFET器件的比导通电阻(specific on-resistance)的一种方式是通过减小表面电场(RESURF)技术。在RESURF器件中，提供了附加的用P型杂质掺杂的硅层。由于所述器件在其截止状态下从所述RESURF MOSFET的漂移区发生的电子的额外耗尽，RESURF MOSFET可以具有与更简单的MOSFET相同的击穿电压以及更低的比导通电阻。除了作为所述漂移区与所述源极区之间相互作用结果而发生的正常耗尽之外，还作为所述漂移区与所述RESURF区之间相互作用结果发生这种额外耗尽。在所述RESURF MOSFET内的额外耗尽减小了最大电场，所述最大电场发生在所述漂移区内的任何点上。具体地，假设在所述RESURFM0SFET的漏极区与源极区之间施加与所述简单MOSFET相同的电压，在所述漂移区内得到的电场在结处对于所述RESURF MOSFET比对于所述简单MOSFET的低。这意味着，与具有相同击穿电压的相对简单的MOSFET相比，RESURF MOSFET可以具有更低的RON。超级结(Super-junction) RESURF技术是进一步提高垂直功率MOSFET中击穿电压相对于RON平衡的一种手段。在一种设计中，RESURF或者超级结技术可以使用P型深柱来实现最佳的“平坦”电场分布，使得能够实现非常低的比导通电阻RON。在下表中示出了使用P型深柱所能实现的一个示例:权利要求1.一种沟槽-栅极半导体器件，包括: 漏极接触； 在所述漏极接触上方的半导体本体(5)，用第一类型掺杂剂掺杂所述半导体本体； 在所述半导体本体的顶部形成的栅极沟槽； 给所述栅极沟槽作内衬的栅极电介质(32)； 在所述栅极沟槽中形成的栅极电极(4)； 在所述栅极沟槽相对侧上的半导体本体中形成的源极区(2)，所述源极区通过所述栅极电介质(32)与所 述栅极电极分离；以及 在所述栅极沟槽每一侧上的注入阱￠)，用第二类型掺杂剂掺杂所述注入阱，所述第二类型掺杂剂具有与所述半导体本体第一类型掺杂剂相反的极性类型，并且比所述栅极沟槽更深地延伸进入所述半导体本体， 其中所述器件还包括用第二类型掺杂剂掺杂的柱区(30)，位于所述注入阱(6)之间所述栅极沟槽的下方。2.根据权利要求1所述的器件，还包括: 与所述源极区的接触区，包括在所述源极区周围形成的延伸进入所述半导体本体顶部的槽(7)。3.根据权利要求1或2所述的器件，其中所述柱区(30)具有的宽度是所述栅极沟槽宽度的0.7至1.0倍。4.根据前述权利要求中任一项所述的器件，其中所述柱区(30)延伸至实际上等于所述注入阱深度的深度。5.根据前述权利要求中任一项所述的器件，其中所述半导体本体(5)是η型掺杂，所述注入阱和所述柱区是P型掺杂。6.根据前述权利要求中任一项所述的器件，其中所述柱区(30)电连接至所述源极区。7.—种制造沟槽-栅极半导体器件的方法，包括: 形成具有外延层(5)的硅衬底，所述外延层用第一类型掺杂剂掺杂，并且所述外延层限定了器件漂移区； 将栅极沟槽刻蚀到所述衬底中； 形成抵靠在至少所述沟槽侧壁的栅极氧化物并且在所述沟槽的底部形成较厚的栅极氧化物； 注入所述栅极沟槽下方的柱区，所述柱区用与所述第一类型掺杂剂相反类型的第二类型掺杂剂掺杂； 在所述栅极沟槽中沉积、掺杂和退火栅极电极(4)； 在所述栅极沟槽每一侧上注入和退火半导体本体区(3)； 在所述半导体本体区(3)上栅极沟槽每一侧上注入和退火源极区(2); 刻蚀所述半导体本体区(3)以在所述源极区(2)的一侧形成槽区(7)，以便形成用于与所述源极区(2)接触的接触开口 ； 在所述槽(7)底部注入和退火RESURF区￠)；以及 沉积和构图金属化层以便形成源极和栅极接触。8.根据权利要求7所述的方法，其中所述柱区形成为具有的宽度是所述栅极沟槽宽度的0.7至1.0倍。9.根据权利要求7或8所述的方法，其中所述柱区形成为具有实际上等于所述注入阱深度的深度。10.根据权利要求7至9中任一项所述的方法，其中所述半导体本体是η型掺杂，所述注入阱和所述柱区是P型掺杂。11.根据权利要求7至10中任一项所述的方法，还包括在所述栅极沟槽的末端形成具有第二类型掺杂剂的注入区，所述注入区将所述柱区(30)耦合至所述RESURF区(6)。12.根据权利要求7至11中任一项所述的方法，还包括在与所述源极接触和栅极接触相反的衬底一侧上沉积和 构图金属化层，以便形成漏极接触。全文摘要带有横向RESURF柱的沟槽-栅极器件具有在栅极沟槽下方的附加注入。所述附加注入减小了所述RESURF柱之间的半导体漂移区的有效宽度，并且这样提供了附加的栅极屏蔽，改善了所述器件的电性能。文档编号H01L29/06GK103151376SQ20121051755公开日2013年6月12日 申请日期2012年12月5日 优先权日2011年12月7日专利技术者史蒂文·皮克, 菲尔·鲁特 申请人:Nxp股份有限公司本文档来自技高网...
【技术保护点】
一种沟槽?栅极半导体器件，包括：漏极接触；在所述漏极接触上方的半导体本体(5)，用第一类型掺杂剂掺杂所述半导体本体；在所述半导体本体的顶部形成的栅极沟槽；给所述栅极沟槽作内衬的栅极电介质(32)；在所述栅极沟槽中形成的栅极电极(4)；在所述栅极沟槽相对侧上的半导体本体中形成的源极区(2)，所述源极区通过所述栅极电介质(32)与所述栅极电极分离；以及在所述栅极沟槽每一侧上的注入阱(6)，用第二类型掺杂剂掺杂所述注入阱，所述第二类型掺杂剂具有与所述半导体本体第一类型掺杂剂相反的极性类型，并且比所述栅极沟槽更深地延伸进入所述半导体本体，其中所述器件还包括用第二类型掺杂剂掺杂的柱区(30)，位于所述注入阱(6)之间所述栅极沟槽的下方。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：史蒂文·皮克，菲尔·鲁特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。