一种EEPROM存储阵列结构及其制造方法技术

本发明专利技术提供一种EEPROM存储阵列结构，包括多个存储单元，存储单元包括N阱、漏极、源极、漏极浮栅、漏极控制栅、源极浮栅、源极控制栅和选择栅，N阱底部接阱端；按列方向交替排列的漏极选择线和源极选择线，每个漏极选择线和源极选择线分别将列方向的每个存储单元的漏极和源极连接，漏极选择线和源极选择线分别接漏信号和源信号；按行方向排列的字线选通信号线，每个字线选通信号线将行方向的每个存储单元的选择栅连接，字线选通信号线接字线选通信号；按行方向排列的控制栅线，每个控制栅线将行方向的每个存储单元的漏极控制栅和源极控制栅连接，控制栅线接控制栅信号，以实现在较低的各信号下不断反复编程和擦除动作而不损失阵列结构。

【技术实现步骤摘要】
一种EEPROM存储阵列结构及其制造方法
本专利技术属于半导体集成电路器件，尤其涉及一种EEPROM存储阵列结构及其制造方法。
技术介绍
电可擦除可编程非易失性存储器(EEPROM)是非易失性存储器的一种，它经常用在集成电路中，其优点是即使在停止供电时也能够保存数据。如图1，现有的EEPROM采用多晶硅浮栅存储电荷，1为衬底，2为遂穿氧化层，3为浮栅，4为漏极，4’为源极，5为层间绝缘层，6为控制栅，7为左右两个晶体管之间的场氧区。EEPROM的结构，是把其上累积电荷的浮栅3设置在控制栅6和遂穿氧化层2之间。如果在控制栅6和漏极4之间在正方向施加高电压，则在漏极4周围产生的高能电子，越过遂穿氧化层2的势垒，通过热载流子注入到浮栅3中。晶体管的阈值电压随注入电荷的数量，记录数据变化。另一方面，如果控制栅6和漏极4之间在方向施加高电压，则注入到浮栅3的得暗自穿过遂穿氧化层2进入衬底1中，擦出在浮栅3中记录的数据。而控制栅6作为浮栅3和源极4’之间的选择栅。虽然，现有的EEPROM通过位于浮栅3下面的遂穿氧化层2起隧道氧化膜的作用，可使电子通过，而由它记录和擦出数据。然而，电荷通过遂穿氧化本文档来自技高网...

【技术保护点】
一种EEPROM存储阵列结构，接收一供电信号，其特征在于，包括：按行方向和列方向进行阵列分布的多个存储单元，每个所述存储单元包括N阱，位于N阱中的漏极、源极，由下至上依次位于漏极上的漏极浮栅和漏极控制栅，由下至上依次位于源极上的源极浮栅和源极控制栅，以及位于N阱上、漏极浮栅和源极浮栅之间的选择栅，其中，N阱的底部接通到一阱端；按列方向交替排列的漏极选择线和源极选择线，每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接，其中，所述漏极选择线和源极选择线分别接通到一漏信号和一源信号；按行方向排列的字线选通信号线，每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接...

【技术特征摘要】
1.一种EEPROM存储阵列结构，接收一供电信号，其特征在于，包括：按行方向和列方向进行阵列分布的多个存储单元，每个所述存储单元包括N阱，位于N阱中的漏极、源极，由下至上依次位于漏极上的漏极浮栅和漏极控制栅，由下至上依次位于源极上的源极浮栅和源极控制栅，以及位于N阱上、漏极浮栅和源极浮栅之间的选择栅，其中，N阱的底部接通到一阱端；按列方向交替排列的漏极选择线和源极选择线，每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接，其中，所述漏极选择线和源极选择线分别接通到一漏信号和一源信号；按行方向排列的字线选通信号线，每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接，其中，所述字线选通信号线接通到一字线选通信号；按行方向排列的控制栅线，每个所述控制栅线将行方向的每个所述存储单元的漏极控制栅和源极控制栅连接，其中，所述控制栅线接通到一控制栅信号。2.如权利要求1所述的EEPROM存储阵列结构，其特征在于：所述供电信号的电压范围为1～5V。3.如权利要求2所述的EEPROM存储阵列结构，其特征在于：所述漏信号和源信号的电压范围为-7V～供电信号，所述阱端的电压范围为0～供电信号，所述字线选通信号的电压范围为(供电信号-1.5)～8V，所述控制栅信...

【专利技术属性】
技术研发人员：胡剑，杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：