半导体封装结构及其制作方法技术

一种半导体封装结构的制作方法。提供一导电基材。透过一第一粘着层将一导热块贴附于导电基材的部分一第二表面上。对导电基材的一第一表面进行一半蚀刻步骤，而形成一开口。图案化剩余的导电基材，以形成多个引脚并暴露部分导热块。每一引脚具有一第一部分与一第二部分。第一部分的厚度大于第二部分的厚度。第一部分的一第一下表面与第二部分的一第二下表面齐平。将一芯片配置于被暴露出的部分导热块上且与引脚的第二部分电性连接。形成一封装胶体以包覆芯片、部分引脚及部分导热块。导热块的一第一底面与封装胶体的一第二底面齐平。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件及其制作方法，且特别是有关于一种。
技术介绍
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片透过打线接合(wire bonding)或覆晶接合(flip chipbonding)的方式而安装至一导线架或一线路板上，以使芯片上的接点可电性连接至导线架或线路板上。如此一来，芯片的接点分布可藉由导线架或线路板重新配置，以符合下一层级的外部元件的接点分布。然而随着技术提升以及元件尺寸微型化的趋势，芯片的尺寸逐渐缩小。因此，当芯片的尺寸缩小时，芯片与导线架的引脚间的距离相对地增加，连接芯片与引脚的焊线长度也因此增长。如此一来，可能造成元件的传输信号衰减、电性效能降低、生产成本提高。再者，较长的焊线也可能在进行封胶工艺时，产生线塌(collapse)或线偏移(wire sweep)的状况，进而影响产品的可靠度。
技术实现思路
本专利技术提供一种半导体封装结构，其具有较佳的可靠度。本专利技术提供一种半导体封装结构的制作方法，用以制作上述的半导体封装结构。本专利技术提出一种半导体封装结构的制作方法，其包括以下步骤。提供一导本文档来自技高网...

【技术保护点】
一种半导体封装结构的制作方法，包括：提供一导电基材，该导电基材具有彼此相对的一第一表面与一第二表面；透过一第一粘着层将一导热块贴附于该导电基材的部分该第二表面上；对该导电基材的该第一表面进行一半蚀刻步骤，以移除部分该导电基材，而形成一开口于该第一表面；图案化剩余的该导电基材，以形成多个彼此电性绝缘的引脚，并暴露部分该导热块，其中各该引脚具有一第一部分与一第二部分，该第一部分的厚度大于该第二部分的厚度，且该第一部分的一第一下表面与该第二部分的一第二下表面齐平；将一芯片配置于被暴露出的部分该导热块上，其中所述多个引脚的所述多个第二部分邻近且环绕该芯片的周围，而该芯片与所述多个引脚的所述多个第二部分...

【技术特征摘要】
2011.12.02 TW 1001443881.一种半导体封装结构的制作方法，包括: 提供一导电基材，该导电基材具有彼此相对的一第一表面与一第二表面； 透过一第一粘着层将一导热块贴附于该导电基材的部分该第二表面上； 对该导电基材的该第一表面进行一半蚀刻步骤，以移除部分该导电基材，而形成一开口于该第一表面； 图案化剩余的该导电基材，以形成多个彼此电性绝缘的引脚，并暴露部分该导热块，其中各该引脚具有一第一部分与一第二部分，该第一部分的厚度大于该第二部分的厚度，且该第一部分的一第一下表面与该第二部分的一第二下表面齐平； 将一芯片配置于被暴露出的部分该导热块上，其中所述多个引脚的所述多个第二部分邻近且环绕该芯片的周围，而该芯片与所述多个引脚的所述多个第二部分电性连接；以及 形成一封装胶体以包覆该芯片、部分所述多个引脚以及部分该导热块。2.如权利要求1所述的半导体封装结构的制作方法，其特征在于，任两相邻的所述多个引脚的所述多个第一部分的间距为P1，而任两相邻的所述多个引脚的所述多个第二部分的间距为P2，则0.8P1≤P2≤1.2P1。3.如权利要求2所述的半导体封装结构的制作方法，其特征在于，任两相邻的所述多个引脚的所述多个第二部分的间距介于40微米至60微米之间。4.如权利要求1所述的半导体封装结构的制作方法，其特征在于，该芯片透过多条焊线与所述多个引脚的所述多个第二部分电性连接。5.如权利要求1所述的半导体封装结构的制作方法，其特征在于，该芯片透过多个凸块...

【专利技术属性】
技术研发人员：潘玉堂，周世文，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：