测试用载体制造技术

本发明专利技术提供一种在抑制接触不良发生的同时也可以确保端子的位置精度的测试用载体，该测试用载体10，包含，具有接触于晶片90的电极触头91的突起43的基膜40、层叠于基膜40的覆盖晶片90的盖膜70以及安装于基膜40和盖膜70之间的，置于晶片90周围的垫片45。

【技术实现步骤摘要】

本专利技术涉及为测试在晶粒芯片上形成的集成电路等电子电路而临时封装有关晶粒芯片的测试用载体。
技术介绍
已知的是，测试用载体具有由在聚酰亚胺薄膜上形成的与测试对象的芯片的电极图案对应的接触触头以及连接于该接触触头的用于与外部的测试装置取得连接的布线图案构成的接触座。(例如参照专利文献I)现有技术文献:专利文献专利文献1:特开平7-2630504号公报
技术实现思路
专利技术要解决的技术问题上述的测试用载体中，若接触座的膜过厚，因该膜的刚性高，触碰到到芯片边缘，导致位于边缘附近的电极图案不能与接触触头电导通，从而产生接触不良的问题。另一方面，若接触座的薄膜过薄，因薄膜自身的伸展以及由于布线时形成的应力而在薄膜上产生的起伏，产生接触触头的位置精度低的问题。本专利技术要解决的问题是提供一种在抑制接触不良发生的同时也可以确保端子的位置精度的测试用载体。解决技术问题的手段本专利技术的测试用载体包含具有与电子元件的电极相接触的端子的膜状的第I部件、层叠于所述第I部件上的覆盖所述电子元件的第2部件以及夹置于所述第I部件和所述第2部件之间的且安装于所述电子元件周围的垫片。上述专利技术中，所述垫片的厚度，与所述电子元件的厚度实质上相同也是可以的。上述专利技术中，所述垫片，在俯视时，与置于所述电子元件轮廓内且所述电极附近的部分邻接设置也是可以的。上述专利技术中，所述垫片，在俯视时，具有全周环绕所述电子元件的轮廓的环形形状也是可以的。上述专利技术中，所述垫片，在俯视时，与所述电子元件的轮廓内相对的一对边邻接设置也是可以的。上述专利技术中，所述电子元件为从半导体晶圆切割而成的晶片也是可以的。上述专利技术中，具有在所述第I部件与所述第2部件之间形成的用于容纳所述电子元件的容纳空间，所述垫片容纳于所述容纳空间中也是可以的。上述专利技术中，所述容纳空间的气压低于大气压也是可以的。专利技术的效果本专利技术中，由于垫片置于安装于所述第I部件与所述第2部件之间的电子元件的周围，不用使第I部件变薄，就能防止第I部件的端子脱离电子元件的电极，在可以抑制接触不良的发生的同时也能保证端子的位置精度。附图说明图1是表示本专利技术的实施方式的器件制造工序的一部分流程图。图2是表示本专利技术的实施方式的测试用载体的分解斜视图。图3是表示本专利技术的实施方式的测试用载体的截面图。图4是表示本专利技术的实施方式的测试用载体的分解截面图。图5是图4中V部的放大图。图6是表示本专利技术的实施方式的测试用载体的第I变形例的分解截面图。图7是表示本专利技术的实施方式的测试用载体的第2变形例的分解截面图。图8是表示本专利技术的实施方式的测试用载体的垫片与晶片的位置关系的仰视图。图9是表示本专利技术的实施方式的垫片的变形例的示意图。图10 Ca)是图3的X部的放大图，图10 (b)为现有的测试用载体的放大图。专利技术的具体实施例方式下面根据附图说明本专利技术的实施方式。图1是表示本专利技术实施方式的器件制造工序的一部分流程图。本实施方式中，在半导体晶圆切割之后(图1的步骤S10)之后)到最终封装之前(步骤S50的前面)对晶片90上制作的电子电路进行测试(步骤S20 S40)。本实施方式中，首先，通过载体装配装置(未在图中示出)将晶片90临时封装到测试用载体10中(步骤S20)。接下来，借助该测试用载体10将晶片90电连接于测试装置(未在图中示出)，以测试在晶片90上制作的电子电路(步骤S30)。之后，当该测试结束，从测试用载体10中取出晶片90 (步骤S40)，接着通过正式封装该晶片90，完成最终产品(步骤S50)。下面，针对本实施方式中临时封装(暂时封装)晶片90的测试用载体10的构成，参照图2 10进行说明。图2 图5是表不将晶片90进行临时封装的测试用载体的图，图6及图7是表不该测试用载体的变形例的图，图8是表示垫片45和晶片90的位置关系的图，图9是表示垫片的变形例的图，图10 (a)是图3的X部的放大图、图10 (b)是现有的测试用载体的放大图。本实施方式的测试用载体10，如图2 图4所示，包含载置晶片90的基部部件20、安装于晶片90周围的垫片45以及叠置于基部部件20上的且覆盖晶片90及垫片45的盖子部件50。该测试用载体10，通过在低于大气压的状态下将晶片90夹置于基部部件20和盖子部件50之间以保持晶片90。基部部件20包含基部框架30、基膜40。本实施方式的基膜40相当于本专利技术的第I部件的一个例子。基部框架30，具有高刚性(至少是高于基膜40和盖膜70的刚性)，是在中央形成开口 31的刚性基板。作为构成该基部框架30的材料，例如可以列举出由聚酰胺酰亚胺树脂、陶瓷、玻璃等构成。另一方面，基膜40是具有可挠性的薄膜，借助粘结剂(未在图中示出)粘贴在含有中央开口 31的基部框架30的整个面上。本实施方式中，由于在高刚性的基部框架30上贴有可挠性的基膜40上，故能够提高基部部件20的操作性。另外，省略基部框架30，仅仅由基膜40构成基部部件20也是可以的。或者，省略基膜40，将在不具有开口 31的基部框架上形成有布线图案42的刚性印刷布线板作为基部部件20使用也是可以的。如图5所示，该基膜40具有薄膜本体41以及在该薄膜本体41表面形成的布线图案42。薄膜本体41例如是由聚酰亚胺薄膜等构成的。另外，布线图案42，例如，是通过刻蚀层压在薄膜本体41上的铜箔而形成的。再者，薄膜本体41上，例如，通过层压由聚酰亚胺薄膜构成的盖层来保护布线图案42也是可以的，将所谓的多层柔性印刷布线板作为基膜40使用也是可以的。而且，在基膜40的表面通过喷墨印刷实时形成布线图案42的一部分也是可以的，或者，通过喷墨印刷形成布线图案42的全部也是可以的。如图5所示，在布线图案42的一端，设有与晶片90的电极触头91电接触的突起43。该突起43，例如是由铜(Cu)和镍(Ni)等构成，例如通过半加成法在布线图案42的端部之上形成。该突起43，是为和晶片90的电极触头91相对应而设置的。本实施方式的晶片90相当于本专利技术的电子元件的一个例子，本实施方式的电极触头91相当于本专利技术的电极的一个例子，本实施方式的突起43相当于本专利技术的端子的一个例子。另一方面，布线图案42的另一端设有外部端子44。在对测试晶片90上制作的电子电路进行测试时(图1的步骤S30)，测试装置的接触器(未在图中示出)电接触于该外部端子44，借助测试用载体10，晶片90电接触于测试装置。另外，外部端子44的位置，并不限定于上述位置，例如，如图6所示，使外部端子44形成于基膜40的下表面是可以的，或者，如图7所示，使外部端子44形成于基部框架30的下表面也是可以。如图7所示的例子中，通过在基部框架30上形成通孔与布线图案，使布线图案42与外部端子44电连接。另外，没有特别图示，除了基膜40外，在盖膜70上形成布线图案42和外部端子44，在盖子框架60上形成外部端子44也是可以的。在上述说明的基膜40上，载置有测试对象晶片90，但是，在本实施方式中，除了晶片90外，将垫片45也载置于基膜40上。垫片45，如图8所示，具有矩形的环状形状、稍大于晶片90的内孔46。垫片45将晶片90容纳于该内孔46中，在俯视时，该晶片90的轮廓(外周边)92可被全周围绕。另外，本实施方式中的该晶片90的轮廓92的全周，相当于本本文档来自技高网...

【技术保护点】
一种测试用载体，其特征在于，包含具有与电子元件的电极相接触的端子的薄膜状第1部件，叠置于所述第1部件上的，覆盖所述电子元件的第2部件，以及，介于所述第1部件与所述第2部件之间的，设置于所述电子元件周围的垫片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中村阳登，藤崎贵志，
申请(专利权)人：株式会社爱德万测试，
类型：发明
国别省市：