本发明专利技术涉及一种测试用载体10，该测试用载体具有两者之间插有晶片90的基部部件20A和盖子部件50A，其中基部部件20A的基膜40具有预先形成的第1布线图案41，和用于通过印刷而形成与第1布线图案41电连接的第2布线图案44的印刷范围22。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及为测试在晶粒芯片上形成的集成电路元件等电子电路元件而临时封装有关晶粒芯片的测试用载体。
技术介绍
作为临时封装裸芯片状态的半导体芯片的测试用载体，已知的是，在低于大气压的环境中，将半导体芯片插入盖体和基体之间。(例如参照专利文献1)在该测试用载体的盖体上，形成了与半导体芯片的电极相对应的布线图案，借助该布线图案，半导体芯片和外部的测试装置相连接。现有技术文献专利文献1 特开平7463504号公报
技术实现思路
专利技术要解决的技术问题通过刻蚀，在铜箔上形成布线图案后，难以做到一个测试用载体和多种类半导体芯片相对应。另一方面，通过喷墨印刷实时形成布线图案，可以实现一个测试用载体和多种类的半导体芯片相对应。但是，若通过喷墨印刷形成布线图案，会存在测试用载体的生产率降低的问题。本专利技术要解决的技术问题是提供和多种类的电子元件相对应成为可能的同时，又具有优良生产率的测试用载体。解决技术问题的手段本专利技术的测试用载体包含两者之间插有电子元件的第1部件和第2部件，其特征在于，所述第1部件，具有预先形成的第1导电电路，所述第1部件或所述第2部件中的一个具有通过印刷形成与所述第1导电电路电连接的第2导电电路的第1印刷范围。上述专利技术中，所述第1部件具有第1薄膜，所述第2部件具有和所述第1薄膜相对的第2薄膜，所述第1印刷范围设置在所述第1薄膜或第2薄膜中的一个之上，所述电子元件介于所述第1薄膜和第2薄膜之间也是可以的。上述专利技术中，所述第1导电电路与设置在所述第1薄膜上的外部端子相连接也是可以的。上述专利技术中，所述第1部件，在中央形成第1开口的同时，也具有贴有所述第1薄膜的第1框架，所述第1导电电路与设置在所述第1框架上的外部端子相连接也是可以的。上述专利技术中，所述第2部件，在中央形成第2开口的同时，也可以具有贴有所述第 2薄膜的第2框架。上述专利技术中，所述第1部件，具有平板状的刚性板，所述第2部件具有和所述刚性板相对的薄膜，所述第1印刷范围，设置在所述刚性板或所述薄膜中的一个之上，所述电子元件设置在所述刚性板和所述薄膜之间也是可以的。上述专利技术中，所述第1导电电路与设置在所述刚性板上的外部端子相连接也是可以的。上述专利技术中，所述第2部件，在中央形成开口的同时，还具有贴有所述薄膜的框架也是可以的。上述专利技术中，所述第1部件具有薄膜，所述第2部件具有与所述薄膜相对的平板状刚性板，所述第1印刷范围设置在所述薄膜或第刚性板中的一个之上，所述电子元件介于所述薄膜和所述刚性板之间也是可以的。上述专利技术中，所述第1导电电路与设置在所述薄膜上的外部端子相连接也是可以的。上述专利技术中，所述第1部件在中央形成开口的同时，还可以具有贴有所述薄膜的框架，所述第1导电电路与设置在所述框架上的外部端子相连接也是可以的。上述专利技术中，所述第1部件具有所述第1印刷范围，所述第2部件具有预先形成的第3导电电路，和用于通过印刷形成与所述第3导电电路电连接的第4导电电路的第2印刷范围也是可以的。上述专利技术中，所述第1部件或所述第2部件中的一个，具有所述第2导电电路，和在所述第2导电电路上与所述电子元件轮廓相对应的部分上形成的绝缘层也是可以的。上述专利技术中，所述第2导电电路，具有和所述电子元件的电极相接触的接触端子也是可以的。上述专利技术中，所述电子元件，是由半导体晶圆上切割而成的晶片也是可以的。上述专利技术中，在所述第1部件和所述第2部件之间形成的容纳所述电子元件的容纳空间的气压低于大气压也是可以的。专利技术的效果本专利技术中，由于第2导电电路是在第1印刷范围中印刷的，故可以实现一个测试用载体和多种类的电子元件相对应。而且，本专利技术中，因预先形成第1导电电路，使得第2导电电路变短，从而能缩短第 2导电电路的印刷时间，提高测试用载体的生产率。附图说明图1是表示本专利技术的第1实施方式的器件制造工序的一部分流程图。图2是表示本专利技术的第1实施方式的测试用载体的分解斜视图。图3是表示本专利技术的第1实施方式的测试用载体的截面图。图4是表示本专利技术的第1实施方式的测试用载体的分解截面图。图5是图4中V部的放大图。图6是表示本专利技术的第1实施方式的测试用载体的基部部件的平面图。图7是表示本专利技术的第1实施方式的测试用载体的第1变形例的分解斜视图。图8是表示本专利技术的第1实施方式的测试用载体的第2变形例的分解斜视图。图9是表示本专利技术的第1实施方式的测试用载体的第3变形例的分解斜视图。图10是表示本专利技术的第1实施方式的测试用载体的第4变形例的分解斜视图。图11是表示本专利技术的第1实施方式测试用载体的第5变形例的分解斜视图。图12是表示本专利技术的第1实施方式测试用载体的第6变形例的分解斜视图。图13是表示本专利技术的第2实施方式测试用载体的截面图。图14是表示本专利技术的第3实施方式测试用载体的截面图。图15是表示本专利技术的第4实施方式测试用载体的截面图。图16是表示本专利技术的第5实施方式测试用载体的截面图。图17是表示本专利技术的第6实施方式测试用载体的截面图。图18是表示本专利技术的第7实施方式测试用载体的截面图。图19是表示本专利技术的第8实施方式测试用载体的截面图。专利技术的具体实施例方式下面根据附图说明本专利技术的第1实施方式。图1是表示本专利技术第1实施方式的器件制造工序的一部分流程图。本实施方式中，在半导体晶圆切割之后(图1的步骤S10)之后)到最终封装之前(步骤S50的前面)对晶片90上制作的集成电路元件等电子电路元件进行测试(步骤 S20 S40)。本实施方式中，首先，将晶片90临时封装到测试用载体10 (步骤S20)。接下来，借助测试用载体10将晶片90电连接于测试装置(未在图中示出)，以测试在晶片90上形成的电子电路元件(步骤S30)。当该测试结束，拆分测试用载体10并从中取出晶片90(步骤 S40)，接着通过正式封装该晶片90，完成最终产品。下面，针对本实施方式中临时封装(暂时封装)晶片90的测试用载体10进行说明。图2 图5是表示本实施方式的测试用载体的图，图6示表示该测试用载体的基部部件的图，图7 图12是表示本实施方式中测试用载体变形例的截面图。本实施方式中的测试用载体10，如图2 图4所示，包含载置晶片90的基部部件 20A,和覆盖该基部部件20A的盖子部件50A。该测试用载体10，在低于大气压的状态下，将晶片90插入基部部件20A和盖子部件50A之间，以保持晶片90。基部部件20A，包含基部框架30和基膜40。基部框架30，具有高刚性(至少是高于基膜40和盖膜70的刚性)，是在中央形成开口 31的刚性板。该基部框架30，例如是由聚酰胺酰亚胺树脂、陶瓷、玻璃等构成。基膜40，是具有可挠性的薄膜，借助粘着剂粘贴在含有中央开口 31的基部框架30 的整个面上(未在图中示出)。本实施方式中，由于在具有可挠性的基膜40上贴有高刚性的基部框架30，故能够提高基部部件20A的操作性。如图5所示，该基膜40具有形成有第1布线图案41的基层42，覆盖基层42的盖层43。基膜40的基层42以及盖层43均是由聚酰亚胺薄膜等构成的。第1布线图案41，例如，是通过刻蚀层压在基层42上的铜箔而预先形成的。另一方面，在盖层43的表面上，通过喷墨印刷形成第2布线图案44。该第2布线图案44是在晶片90封装到基部部件20A之前，通过布线形成装置(未在图中本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：中村阳登，小暮吉成，
申请(专利权)人：株式会社爱德万测试，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。