为了提供下述的ＴＡＢ用带状载体，即，不仅可以使导体图案对绝缘基底层的密合性提高，而且还可以牢固连接半导体元件的金端子与由锡镀层覆盖的连接端子，并且还可以防止导体图案对绝缘基底层的陷入的ＴＡＢ用带状载体，在ＴＡＢ用带状载体１中，通过在热固化性聚酰亚胺树脂层２ａ的上面层压厚度在４μｍ以下的热塑性聚酰亚胺树脂层２ｂ来形成绝缘基底层２，在该热塑性聚酰亚胺树脂层２ｂ的表面，形成具有被锡镀层１３覆盖的内引线９的导体图案７。在该ＴＡＢ用带状载体１中，即使在高温高压下压接半导体元件２１的金端子２２和被锡镀层１３覆盖的内引线９，也可以防止导体图案对基底绝缘层２的陷入。
【技术实现步骤摘要】
本专利技术涉及TAB用带状载体(tape carrier)，尤其涉及用于通过TAB法安装半导体元件的TAB用带状载体。
技术介绍
TAB用带状载体是通过TAB(Tape Automated Bonding)法，将半导体元件安装的带状载体，被广泛用于电子元器件的领域中。作为这样的TAB用带状载体，已知有以下的带状载体，即，在由聚酰亚胺树脂形成的绝缘基底层上形成由铜箔形成的导体图案(例如，参考日本专利特开2004-134442号公报)。在该TAB用带状载体中，导体图案是作为内引线、外引线以及中继引线一体形成的多个布线的图案而形成的，通过镍镀层以及金镀层将内引线以及外引线覆盖。半导体元件是如下安装在TAB用带状载体上的，即，在被镍镀层以及金镀层覆盖的内引线上压接半导体元件的端子之后，再于半导体元件与TAB用带状载体之间的间隙填充密封树脂。然而，近年来随着半导体元件的安装高密度化，越来越要求导体图案的微细化。如果对导体图案进行微细化，则由于导体图案与绝缘基底层之间的接触面积减少，因此导体图案容易从绝缘基底层剥离。另一方面，如果用热塑性聚酰亚胺树脂层形成绝缘基底层的表面层，则可使之与导体图案的密合性提高。另外，当半导体元件的端子由金凸起形成时，如用锡镀层覆盖内引线，则可提高连接强度。另一方面，当使金凸起压接在由锡镀层覆盖的内引线上时，由于在两者的界面上形成金和锡的共晶而牢固结合，因此，通常在安装温度大于等于300℃，以在半导体元件安装负荷在150N左右使之压接。但是，如进行上述的压接，则在进行导体图案微细化的情况时，由于导体图案与绝缘基底层之间的接触面积减少，因此对于导体图案的绝缘基底层的面压增大，在为了提高与导体图案之间的密合性，由热塑性聚酰亚胺树脂层形成绝缘基底层的表面层的情况时，由于导体图案陷入到该表面层，因此很难确保半导体元件与TAB用带状载体之间的间隙。如果这样，很难填充密封树脂，或者即使可以填充密封树脂，也会发生在密封树脂中出现空隙这样的不良情况。
技术实现思路
本专利技术的目的是提供如下的TAB用带状载体，它既可以提高导体图案相对于绝缘基底层的密合性，又可以将半导体元件的金端子与由锡镀层覆盖的连接端子牢固连接，而且也可以抑制导体图案对绝缘基底层的陷入。本专利技术的TAB用带状载体的特征在于，具有包含以厚度为4μm以下的热塑性聚酰亚胺树脂层作为表面层的绝缘基底层以及在上述绝缘基底层上形成的导体图案，上述导体图案包含用于连接半导体元件的金端子的连接端子，在上述连接端子的表面形成锡镀层。另外，本专利技术的TAB用带状载体中，形成上述热塑性聚酰亚胺树脂层的热塑性聚酰亚胺树脂的玻化温度较好为在350℃以下。另外，本专利技术的TAB用带状载体中，上述绝缘基底层设置有在其上形成上述热塑性聚酰亚胺树脂层的热固化性聚酰亚胺树脂层，形成上述热固化性聚酰亚胺树脂层的热固化性聚酰亚胺树脂的线膨胀系数较好在30ppm/℃以下。本专利技术的TAB用带状载体中，由于绝缘基底层的表面层是热塑性聚酰亚胺树脂层，因此即使微细化导体图案，也可提高该导体图案与绝缘基底层之间的密合性。另外，虽然通过使半导体的金端子在高温高压下压接在由锡镀层覆盖的连接端子上，牢固连接，但由于热塑性聚酰亚胺树脂层的厚度在4μm以下，因此仍然可以抑制导体图案对绝缘基底层的陷入。因此不仅可以牢固连接半导体元件的金端子与由锡镀层覆盖的连接端子，而且还可以确保半导体元件与TAB用带状载体之间的空隙，可以在其之间无障碍地填充密封树脂。附图说明图1是显示本专利技术的TAB用带状载体的实施方式的部分平面图。图2是图1所示TAB用带状载体的布线部的扩大平面图。图3是图1所示TAB用带状载体的部分底面图。图4是显示图1所示TAB用带状载体的制造方法的一实施方式的TAB用带状载体的沿长边方向断面的工序图，(a)是准备加强层的工序；(b)是在加强层的上面形成热固化性聚酰亚胺树脂层的工序；(c)是在热固化性聚酰亚胺树脂层的上面形成热塑性聚酰亚胺树脂层的工序；(d)是在绝缘基底层的整个表面形成导体薄膜的工序；(e)是在导体薄膜的上面形成镀抗蚀膜的工序；(f)显示了在TAB用带状载体的宽度方向的两侧边缘部分形成导孔的工序。图5是在图4之后的，显示图1所示TAB用带状载体的制造方法的一实施方式的TAB用带状载体的沿长边方向断面的工序图，(g)是在从镀抗蚀膜露出的导体薄膜的表面上形成导体图案的工序；(h)是除去镀抗蚀膜以及从导体图案所露出的导体薄膜的工序；(i)是形成覆盖各布线的中继线的绝缘覆盖层的工序；(j)在各布线的内引线以及外引线的表面，形成锡镀层的工序；(k)显示了在加强层的与布线部重叠的位置形成开口部的工序。图6是显示在图1所示TAB用带状载体上安装半导体元件的状态的TAB用带状载体沿长边方向的截面图。具体实施例方式图1是显示本专利技术的TAB用带状载体的一实施方式的部分平面图，图2是图1所示TAB用带状载体的布线部的扩大平面图，图3是图1所示TAB用带状载体的部分底面图。图1中，该TAB用带状载体1在于长边方向连续延伸的带状绝缘基底层2上，设置有形成导体图案7的布线部3和用于运送该TAB用带状载体1的运送部5，还层合有加强层4(参考图3)。在绝缘基底层2的表面，于绝缘基底层2的长边方向(与TAB用带状载体1的长边方向相同，以下有时简称为长边方向)上，相互隔开，设置多个布线部3。各布线部3中，如图2所示，在其中央设置用于安装(载放)半导体元件21(参考图6)的从平面看近矩形的安装部6。另外，在安装部的长边方向两侧，分别形成导体图案7。该导体图案7是由在绝缘基底层2的表面上相互隔开配置的多个布线8形成，各布线8具有作为连接端子的内引线9、外引线10以及中继引线11，它们呈一体。将各内引线9与安装部6内相邻，沿长边方向，相互隔开地并列配置在TAB用带状载体1的宽度方向(与长边方向垂直的方向，以下有时也简单称为宽度方向)上。各内引线9的间距(即，1个内引线9的宽度(底面宽度)与两个内引线9之间的宽度(间隔)的合计长度)IP在40μm以下，较好为30μm以下，通常，设定在20μm以上。这样，通过将各内引线9的间距IP设定在40μm以下，可以实现高密度布线。另外，各内引线9的宽度(底面宽度)为5～15μm，较好设定在10～15μm，两个内引线9之间的宽度(间隔)为5～35μm，较好设定在10～20μm。将各外引线10与布线部3的长边方向两端部相邻，并沿着长边方向，相互隔开并列配置在宽度方向上。相对于各内引线9的间距IP，将各外引线10的间距(即，1个外引线10的宽度(底面宽度)与两个外引线10之间的宽度(间隔)的合计长度)OP例如设定在100～1000％左右。即，相对于各内引线9的间距IP，可以将各外引线10的间距OP设定地更宽，或者也可以将其设定为与各内引线9的间距IP实质上相同的宽度。各中继引线11中继各内引线9和各外引线10，连接各内引线9和各外引线10，当相对于各内引线9的间距IP，将各外引线10的间距OP设定地更宽时，将各中继引线11从间距窄的内引线9侧向间距宽的外引线10侧，呈在宽度方向上逐渐扩宽的放射状配置。另外，在配置有各中继引线11的部分，设置有耐镀覆膜(solder resist)等绝缘本文档来自技高网...
【技术保护点】
ＴＡＢ用带状载体，其特征在于，具有包括作为表面层的厚度在４μｍ以下的热塑性聚酰亚胺树脂层的绝缘基底层以及在上述绝缘基底层的上面形成的导体图案，上述导体图案包括用于连接半导体元件的金端子的连接端子，在上述连接端子的表面形成有锡 镀层。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：中村圭，石丸康人，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。