本发明专利技术公开了一种基于自振荡回路的电路老化测试方法，其特征是：根据静态时序分析和路径间相关性，选取待测电路中的老化特征通路集合T；保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非，形成自振荡的回路；采用固定型故障的测试生成方法，生成测试向量，激发自振荡回路，产生测试电平信号；通过计数器采样自振荡回路，获取电路老化特征值，度量待测电路老化程度。本发明专利技术可以以较低的功耗精确度量电路的老化程度，为电路老化失效防护提供准确的依据。
【技术实现步骤摘要】
本专利技术涉及集成电路测试技术和可靠性技术，尤其在超大规模集成电路的老化预测与防护方面。
技术介绍
半导体技术的迅速发展使得集成电路性能得到了提高。但集成电路的工艺尺寸大幅度降低，也使得老化效应成为影响集成电路可靠性和使用寿命的主要挑战。在纳米级工艺条件下，负偏置温度不稳定性(NBTI)、热载流子注入(HCI)、经时击穿(TDDB)以及电磁迁移(EM)是导致集成电路老化的主要因素。集成电路老化会引起电路时延的增大和电路性能的降低，并最终导致电路的失效。根据已有统计结果，老化会使集成电路的工作速度在10年内降低20%左右。国际半导体制造技术产业联盟(SEMATECH)早在2003年的报告中就指出:以NBT1、HC1、TDDB和EM为主要因素引起的电路老化将成为2010年以后影响电子产品可靠性的主要问题之一。国际半导体技术路线图(ITRS)在2011年的年度报告中强调，2011年到2018年间，半导体产品将依然面临着NBT1、HC1、TDDB和EM效应带来的严峻挑战。老化测试是通过一个长时间连续的或周期性的测试，分析器件老化后的工作性能，从而确保电路工作的可靠性。目前Intel、IBM等诸多国际著名公司已经对集成电路老化测试问题开展了研究。关于该问题的现有解决方法主要有:基于老化Sensor的在线测试和基于预兆单元的老化测试两种。基于老化Sensor的在线测试是在集成电路的特定部位插入老化Sensor,对电路的逻辑信号或器件的电压电流变化情况进行在线监测。当各种参数的变化符合预设定的条件时，就判断电路老化导致了故障的发生。该类方法的主要缺陷在于:老化Sensor只能判断电路老化是否已经导致故障的发生，不能度量电路的实际老化程度，无法为电路抗老化维护提供必要信息；老化Sensor自身在使用过程中就会受到老化的影响，其可靠性难以保证；老化Sensor的大量使用,会增加电路负载,增大电路功耗。基于预兆单元的老化测试方法是在电路中额外的插入两条同构的非功能测试路径。让其中一条测试路径受到老化效应的影响，成为受压电路；另一条测试路径不受到老化效应的影响，成为参照路径。在老化测试过程中，该方法测量受压电路与参照电路的工作频率，并通过比较两者之间的变化关系来衡量功能电路自身的老化状态。基于预兆单元的老化测试方法的假设前提是预兆单元和功能电路处于同步老化状态。但是，由于电路的老化过程和电路的实际工作负载，温度以及频率有着密切的关系。因此，在实际电路中，预兆单元和功能电路并不保持同步老化的状态，其测试结果并不准确。此外，在电路中增加两条额外的测试路径，会造成更大的电路功耗问题。
技术实现思路
为了克服已有老化测试方法中测试功耗高、测试精度不准确的问题，本专利技术提供了，利用由电路自身器件构造的自振荡回路对电路老化进行测试，并通过老化特征计数器量化老化特征值，衡量电路的实际老化过程。本专利技术为解决技术问题采用如下技术方案:本专利技术一种，其特点是按如下步骤进行:步骤一、根据静态时序分析和路径间相关性，选取待测电路中的老化特征通路集合T:(I)采用静态时序工具，分析待测电路的时序情况，选择时序余量低于20%的路径组成待测路径集合G ；(2)分析所述待测路径集合G中各条待测路径间的老化相容关系，对所述待测路径集合G按老化约减规则进行约减，所述老化约减规则为:对于待测路径A和待测路径B，若待测路径A的逻辑器件是待测路径B逻辑器件的子集，则称待测路径A老化包含于待测路径B，将所述待测路径A从所述待测路径集合G中删除，剩余的待测路径组成老化特征通路集合T ；步骤二、保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非，形成自振荡回路:(I)将组成待测路径的逻辑器件归纳为三类，分别是:逻辑非器件、可屏蔽逻辑器件和不定型逻辑器件；(2)对由步骤一产生的老化特征通路集合T中每条待测路径的逻辑器件进行分析，a.如果该条待测路径上存在奇数个逻辑非器件，则将其首尾相连，b.如果该条待测路径上存在偶数个逻辑非器件，则选择一个不定型逻辑器件，将其设置为逻辑非功能，然后将待测路径首尾相连，c.如果该条待测路径上存在偶数个逻辑非器件，且不存在不定型逻辑器件，则在待测路径中额外增加一个反相器，再将待测路径首尾相连；(3)设置老化特征通路集合T中待测路径上逻辑门控制引脚的输入值，形成自振荡回路；步骤三、采用固定型故障的测试生成方法，生成测试向量，激发自振荡回路，产生测试电平信号:对于由步骤二构造产生的每一条自振荡回路，采用固定型故障的测试生成方法，生成相应的老化测试向量，保证自振荡回路可以将值X以X的形式传播到路径尾端；复用内建自测试机制中的扫描单元将老化测试向量施加到自振荡回路中去，激发自振荡回路，产生测试电平信号；步骤四、通过计数器采样自振荡回路，获取待测电路的老化特征值，度量待测电路老化程度:(I)采用步骤三中产生的测试电平信号作为老化特征采样的触发信号；在待测路径的输出端，通过计数器对自振荡回路进行采样，当自振荡回路每发生一次由低电平到高电平的跳变，计数器的值加1，将测试时间与所述计数器的值相比得到自振荡频率，记录所述自振荡频率作为电路的老化特征值TAging ；(2)通过将上述老化特征值TAging与片上存储的标准值TFresh进行比较，按照式(I)计算电路的老化程度cAging:权利要求1.一种，其特征是按如下步骤操作: 步骤一、根据静态时序分析和路径间相关性，选取待测电路中的老化特征通路集合T: (1)采用静态时序工具，分析待测电路的时序情况，选择时序余量低于20%的路径组成待测路径集合G ； (2)分析所述待测路径集合G中各条待测路径间的老化相容关系，对所述待测路径集合G按老化约减规则进行约减，所述老化约减规则为:对于待测路径A和待测路径B，若待测路径A的逻辑器件是待测路径B逻辑器件的子集，则称待测路径A老化包含于待测路径B,将所述待测路径A从所述待测路径集合G中删除，剩余的待测路径组成老化特征通路集合T ; 步骤二、保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非，形成自振荡回路: (1)将组成待测路径的逻辑器件归纳为三类，分别是:逻辑非器件、可屏蔽逻辑器件和不定型逻辑器件； (2)对由步骤一产生的老化特征通路集合T中每条待测路径的逻辑器件进行分析，a.如果该条待测路径上存在奇数个逻辑非器件，则将其首尾相连，b.如果该条待测路径上存在偶数个逻辑非器件，则选择一个不定型逻辑器件，将其设置为逻辑非功能，然后将待测路径首尾相连，c.如果该条待测路径上存在偶数个逻辑非器件，且不存在不定型逻辑器件，则在待测路径中额外增加一个反相器，再将待测路径首尾相连； (3)设置老化特征通路集合T中待测路径上逻辑门控制引脚的输入值，形成自振荡回路； 步骤三、采用固定型故障的测试生成方法，生成测试向量，激发自振荡回路，产生测试电平信号: 对于由步骤二构造产生的每一条自振荡回路，采用固定型故障的测试生成方法，生成相应的老化测试向量，保证自振荡回路可以将值X以X的形式传播到路径尾端；复用内建自测试机制中的扫描单元将老化测试向量施加到自振荡回路中去，激发自振荡回路，产生测试电平信号； 步骤四、通过计数器采样自振荡回路，获取待测电路的老化特征值，度本文档来自技高网...
【技术保护点】
一种基于自振荡回路的电路老化测试方法，其特征是按如下步骤操作：?步骤一、根据静态时序分析和路径间相关性，选取待测电路中的老化特征通路集合T：?(1)采用静态时序工具，分析待测电路的时序情况，选择时序余量低于20%的路径组成待测路径集合G；?(2)分析所述待测路径集合G中各条待测路径间的老化相容关系，对所述待测路径集合G按老化约减规则进行约减，所述老化约减规则为：对于待测路径A和待测路径B，若待测路径A的逻辑器件是待测路径B逻辑器件的子集，则称待测路径A老化包含于待测路径B，将所述待测路径A从所述待测路径集合G中删除，剩余的待测路径组成老化特征通路集合T；?步骤二、保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非，形成自振荡回路：?(1)将组成待测路径的逻辑器件归纳为三类，分别是：逻辑非器件、可屏蔽逻辑器件和不定型逻辑器件；?(2)对由步骤一产生的老化特征通路集合T中每条待测路径的逻辑器件进行分析，a.如果该条待测路径上存在奇数个逻辑非器件，则将其首尾相连，b.如果该条待测路径上存在偶数个逻辑非器件，则选择一个不定型逻辑器件，将其设置为逻辑非功能，然后将待测路径首尾相连，c.如果该条待测路径上存在偶数个逻辑非器件，且不存在不定型逻辑器件，则在待测路径中额外增加一个反相器，再将待测路径首尾相连；?(3)设置老化特征通路集合T中待测路径上逻辑门控制引脚的输入值，形成自振荡回路；?步骤三、采用固定型故障的测试生成方法，生成测试向量，激发自振荡回路，产生测试电平信号：?对于由步骤二构造产生的每一条自振荡回路，采用固定型故障的测试生成方法，生成相应的老化测试向量，保证自振荡回路可以将值X以的形式传播到路径尾端；复用内建自测试机制中的扫描单元将老化测试向量施加到自振荡回路中去，激发自振荡回路，产生测试电平信号；?步骤四、通过计数器采样自振荡回路，获取待测电路的老化特征值，度量待测电路老化程度：?(1)采用步骤三中产生的测试电平信号作为老化特征采样的触发信号；在待测路径的输出端，通过计数器对自振荡回路进行采样，当自振荡回路每发生一次由低电平到高电平的跳变，计数器的值加1，将测试时间与所述计数器的值相比得到自振荡频率，记录所述自振荡频率作为电路的老化特征值TAging；?(2)通过将上述老化特征值TAging与片上存储的标准值TFresh进行比较，按照式(1)计算电路的老化程度CAging:?。FDA00002756252400011.jpg,FDA00002756252400021.jpg...
【技术特征摘要】
【专利技术属性】
技术研发人员：梁华国，严鲁明，蒋翠云，黄正峰，易茂祥，欧阳一鸣，陈田，刘军，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。