简化存储器后仿网表来实现大容量存储器仿真的方法技术

本发明专利技术公开了一种简化存储器后仿网表来实现大容量存储器仿真的方法，包括：1)制定关键路径，生成关键路径的网表；2)在Memory?gds上对全局连线进行标注，并从中抽取含全局连线寄生信息的网表；3)利用含全局连线寄生信息的网表，对关键路径网表进行电容及负载的反标；4)抽取Memory?gds中全局连线的电阻信息；5)对关键路径网表，进行电阻的反标及∏形网络的处理；6)将完成的新简化网表用于仿真。本发明专利技术在保证仿真精度的前提下，最大程度压缩了网表大小，从而大大提高仿真的速度，使得大SRAM的仿真成为可能，并降低软件仿真难度。

【技术实现步骤摘要】

本专利技术涉及一种半导体Memory Compiler (存储体编译器软件)设计过程中的存储器仿真方法，特别是涉及一种。
技术介绍
对于一股的SOC (System On a Chip,系统级芯片)设计，片上存储器SRAM、R0M等占到芯片面积的20%左右。这些片上存储器大部分是用Memory Compiler生成的。MemoryCompiler可以根据客户需求产生不同大小的Memory cell和他们的model (模型)，其中，Synopsys (软件公司名)model要求包含SRAM的timing (时序)信息,如setup/hold (建立时间/停止时间)、delay(延时)、capacitance (电容),这些都要通过对产生的SRAM进行仿真得到。仿真必须反映Memory真实的timing信息,采用的仿真网表必须包含由版图抽取的寄生参数信息；另外，产生的timing信息必须覆盖到Memory Compiler能产生的所有大小的Memory。由于Memory的尺寸越来越大，由物理版图抽取的网表也越来越大。一股的仿真器对于大的网表仿真速度很慢，超过一定的程度就仿真不了，使得本文档来自技高网...

【技术保护点】
一种简化存储器后仿网表来实现大容量存储器仿真的方法，其特征在于，包括步骤：1)制定关键路径，生成关键路径的网表；2)在Memory?gds上对全局连线进行标注，并从中抽取含全局连线寄生信息的网表；3)利用含全局连线寄生信息的网表，对关键路径网表进行电容及负载的反标；4)抽取Memory?gds中全局连线的电阻信息；5)对关键路径网表，进行电阻的反标及∏形网络的处理；6)将完成的新简化网表用于仿真。

【技术特征摘要】
1.一种简化存储器后仿网表来实现大容量存储器仿真的方法，其特征在于，包括步骤: 1)制定关键路径，生成关键路径的网表； 2)在Memorygds上对全局连线进行标注，并从中抽取含全局连线寄生信息的网表； 3)利用含全局连线寄生信息的网表，对关键路径网表进行电容及负载的反标； 4)抽取Memorygds中全局连线的电阻信息； 5)对关键路径网表，进行电阻的反标及Π形网络的处理； 6)将完成的新简化网表用于仿真。2.按权利要求1所述的方法，其特征在于:所述步骤I)中，关键路径为保留SRAMCell这些单元中的最佳单元与最差单元、SRAM中控制结构、以及添加了虚拟负载的简化的电路。3.按权利要求2所述的方法，其特征在于:所述关键路径由以下部分组成:SRAM中的结构块I，结构块2中离结构块I最近的一个cell和最远的cell,结构块...

【专利技术属性】
技术研发人员：黄慧娟，潘炯，杨光华，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：