具有对大容量固态存储器资源的独立直接访问的多处理器系统技术方案

系统包括多个中央处理单元，其中每个中央处理单元连接到至少一个其他中央处理单元和到至少10兆兆字节的固态存储器资源中的根路径。每个中央处理单元在不将固态存储器内容交换到主存储器中的情况下直接地访问固态存储器资源。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有对大容量固态存储器资源的独立直接访问的多处理器 系统 相关申请的交叉引用 本申请要求2013年4月9日提交的第61/810, 197序列号美国临时专利申请的优 先权，该申请的内容通过引用被合并于此。
本专利技术总体上涉及信息处理。更具体地，本专利技术涉及具有大型和优化的闪速存储 器资源的计算系统。
技术介绍
随着越来越大量的数据变得可用于分析，商业和政府需要能够针对更快、更准确 的决策制定和更高效的操作来开发该数据。
技术实现思路
系统包括一些中央处理单元，其中每个中央处理单元连接到至少一个其他中央处 理单元和到至少10兆兆字节的固态存储器资源中的根路径。每个中央处理单元在不将固 态存储器内容交换到主存储器中的情况下直接地访问固态存储器资源。【附图说明】 与结合附图所采取的以下详细描述相结合地更全面地理解本专利技术，在附图中： 图1图示出根据本专利技术的实施例配置的系统； 图2图示出根据本专利技术的实施例配置的根模块； 图3图示出根据本专利技术的实施例所利用的分枝和树体系结构； 图4图示出根据本专利技术的实施例所利用的分枝体系结构； 图5图不出根据本专利技术的实施例所利用的流编码和解码技术； 图6图示出可以根据本专利技术的实施例被利用的现成的组件； 图7图示出根据本专利技术的实施例所利用的存储器控制器； 图8图示出可以根据本专利技术的实施例被利用的闪存接口； 图9图示出根据本专利技术的实施例所利用的优先级FIFO方案； 图10图示出可以根据本专利技术的实施例被利用的存储器体系结构； 图11图示出根据本专利技术的实施例所利用的逻辑单元FIFO控制器； 图12图示出根据本专利技术的实施例配置的逻辑单元控制器； 图13图示出根据本专利技术的实施例所利用的闪速存储器接口； 图14图示出根据本专利技术的实施例所利用的数据保护系统； 图15图示出根据本专利技术的实施例所利用的存储器缓冲器； 图16图示出根据本专利技术的实施例所利用的根复合体（rootcomplex); 图17图示出根据本专利技术的实施例所利用的地址映射方案。 贯穿附图的若干视图，相同的附图标记指的是对应的部分。【具体实施方式】 计算装置是具有被设计为提供特定计算功能的集成软件的专用硬件设备。计算装 置在任何基本方式方面与通用计算机并无不同，但是典型地不被配置为允许顾客改变软件 或重新配置硬件。所公开的系统能够运行非常宽范围的应用，并且在这种意义上，可以将所 公开的系统看做通用计算机器。它们实施高效地创建非常大的共享存储器的更为经济的体 系结构。 所公开的系统开发低成本固态设备，由此提供"FlashAsMemory?"。这意味着， 固态设备（例如，闪速存储器芯片）具有处理器的存储空间中的地址。因而，处理器能够直 接地访问"闪速存储器"中的数据，而不用首先必须将其交换到处理器的主存储器中，在某 些实施例中，存储器空间是超大型的，例如，数十兆兆字节到许多千兆字节。因此，使用特殊 的设计和技术，如下所述。这些特殊的设计和技术支持系统上的并行操作。 设计和技术包括由硬件和软件两者构成的许多互连组件。每个组件具有完整系统 的操作所需要的独特的特性和功能。当被互连时，这些组件创建期望的计算能力。 在图1中给出本专利技术的实施例的框图。其包括通过存储器速度接口 102互连的 (有时被称为群集连接）、每个具有许多计算核的若干CPU100。每个CPU具有高速缓存104 和局部存储器105--在这种情况下是DRAM或另一种类似类型的存储器。每个CPU100也 拥有操作为扩展的固态存储器的局部存储器根108。计算核执行存在于局部存储器105中 或通过存储器控制器110所连接的分枝112上的软件栈106。在一个实施例中，软件栈包括 应用程序、数据库、块驱动器，以及损耗级别可靠性可用性可服务性（RAS)模块，如下面所 讨论的。该框图用图表示出本专利技术的许多可能配置之一。 能够由计算机服务的同时数据访问的数量限制许多数据驱动的应用的性能。增加 数量的计算核使该问题更糟。所公开的系统提供具有到包围计算核的CPU的多根互连的大 量存储器芯片。其提供对数据的高效并行应用访问。专业系统软件管理计算和数据访问的 高效调度。 能够在适于特定使用模式的各种配置中构建所公开的系统。可以对于诸如这些大 容量存储器消耗应用的大量特定使用：商业智能、商业分析、地质地震、医学成像、社交联网 和病人管理，来优化本专利技术。 在一个实施例中，根存储器控制器110连接到每个包括多个核的互连CPU100的 复合体，并且驱动分枝112和叶子114的分级体系。注意到，每个分枝附接到另一个分枝或 许多叶子或两者的混合。叶子114由闪速存储器或其他固态或数字存储器组成。具体地， 可能存在通过分枝附接到单个根的1024个或更多个存储器芯片（例如，FPGA或ASIC)。每 个CPU复合体能够被连接到八个或更多根。因此，如果图1是精确的且按比例的，固态存储 器叶子的数量将淹没该图。在该体系结构中，CPU具有可以被并行访问的数以千计的存储器 目标。CPU复合体中的CPU的数量以及存储器树的尺寸和数量也能够增加到非常大量。平 衡反映了特定使用（应用）的需要。该体系结构中的组件由硬件和软件两者组成。他们可 以包括以下： 1.数据管理系统 可以是并且往往是以下的数据库或数据管理系统： 1)多线程的； 2)利用单个共享存储器模型或者分布式存储器模型、或者两者的组合，以便实现 高并行度。在一些实施例中，这可以是每个CPU线程将其状态高速缓存在存储器中的高速 缓存一致性存储器模型。 2.存储器管理系统 能够是并且往往是以下的存储器管理系统： 1)多线程的以开发大型多核系统； 2)高度并行的； 3)非常大容量的； 4)作为比喻：沿存储器管理系统向下移动引起增长的并行性。随着存储器访问从 根移动到分枝、到叶子，使在每个级别的并行操作有效地增加。 3.高速缓存管理系统 在一些实施例中维持计算机系统中的独立节点（或核）上的数据一致性的高速缓 存管理系统。 4.存储器系统 每个存储器系统由根、分枝和叶子组成，如上所述。在一个实施例中，存在有时在 本文被称为存储器模块（MM)的四个根。在概念上，根替代计算机的底板中的四个存储器扩 展卡。它们连接到分发网络，提供对每个连接到许多叶子的许多分枝的接口。 图2示出单个根108,其包括两个存储器接口 200、两个分枝接口 202、十六个分枝， 以及十六个叶子（每个叶子包含至少一个固态设备）。图3是分枝接口 202和其到具有对 应的叶子114的分枝112的集合的连接的更详细描绘。在一个实施例中，对于其一半可用 于用户应用并且其一半被分配给冗余和系统使用的总共32TB的系统，每个根具有总共8TB 的闪存。在其他的实施例中，存储器资源对应用或冗余的分配可以是不同的或者可以通过 应用直接地或间接地对该分配进行控制。 每个分枝接口具有执行软件栈206的内部存储器204。软件可以包含双数据速率 (DDR)控制器、目标路由软件，RAS模块和非阻塞并行固态接口（NBSI)驱动器。分枝接口可 以具有FPGA或ASICS形式的计算资源。 存储器接口连接到其中所有CPU可以访问所有存储器的处理器间数据分发网络。 我们将存储器描述为由分枝和叶子组成的多根树，如以下详细描述的。我本文档来自技高网...

【技术保护点】
一种系统，该系统包括；多个中央处理单元，其中每个中央处理单元连接到至少一个其他中央处理单元和到至少10兆兆字节的固态存储器资源中的根路径，其中每个中央处理单元在不将固态存储器内容交换到主存储器中的情况下直接访问固态存储器资源。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：F·R·小卡尔森，M·海默斯坦，B·威尔福德，D·亚力，D·R·爱伯森，
申请(专利权)人：伊姆西公司，
类型：发明
国别省市：美国;US