用于制造半导体晶体管结构的方法技术

提供一种用于制造半导体晶体管结构的方法。该方法包括提供具有水平主表面(15)的半导体本体（40）。形成从水平主表面（15）延伸到半导体本体(40)中的垂直沟槽（19a）。在垂直沟槽（19a）的下面的片段中构造场氧化物（7）和场板(13a)。用HDP氧化物（8）填充垂直沟槽(19a)。通过等离子体刻蚀从垂直沟槽（19a）的上面的片段中除去HDP氧化物（8）。在垂直沟槽（19a）的上面的片段中构造绝缘栅电极（14,9）。

【技术实现步骤摘要】

本专利技术涉及一种、尤其是一种用于制造具有埋入式绝缘场板的场效应晶体管结构的方法。
技术介绍
在机动车辆、消费品和工业应用中的现代装置的许多功能——比如电能转换、电动机或电机的操控以及例如在HiFi音频放大电路中信号的调制或放大——基于半导体晶体管、尤其是场效应晶体管(FET)Jn MOSFET (金属氧化物半导体场效应晶体管)和IGBT (绝缘栅双极晶体管)。在这些器件的情况下，充当晶体管的控制电极的是与半导体本体绝缘的栅电极，该栅电极(Gatterelektrode)在下面亦称栅电极(Gateelektrode )。除了晶体管的栅电极与两个其他接线端子一MOSFET的源电极与漏电极或IGBT的发射电极与集电极——之间的电容以外，晶体管的截止能力也是一个重要的运行参数。为了在导通电阻Ron相同的情况下提高截止能力，可以使用埋入式绝缘场板。此外，通过埋入式绝缘场板，还可以减小晶体管的栅极一漏极电容。另一方面，在栅电极与场板之间存在附加的电容，该电容形成栅极接线端子与源极接线端子之间的电容的一部分，因为通常还给场板施加源极电势。栅电极与场板之间的绝缘层的集成厚度和介电常数影响该附加的本文档来自技高网...

【技术保护点】
一种用于制造半导体晶体管结构（100）的方法，包括：提供具有水平主表面（15）的半导体本体(40);构造从水平主表面（15）延伸到半导体本体(40)中的垂直沟槽(19a)；在垂直沟槽（19a）中构造第一介电层（7）;在垂直沟槽（19a）的第一介电层（7）上构造第一导电区域(13a)，使得第一导电区域（13a）从水平主表面（15）退回;用第二介电层（8）填充垂直沟槽(19a)，所述第二介电层（8）覆盖第一导电区域(13a)；以及从垂直沟槽（19a）的上面的片段中除去该第一介电层（7）和第二介电层（8），以便在垂直沟槽（19a）的侧壁处露出半导体本体，其中第一导电区域（13a）保持被第二介电层（8...

【技术特征摘要】
2011.10.11 DE 102011054372.41.一种用于制造半导体晶体管结构(100)的方法，包括 提供具有水平主表面(15)的半导体本体(40); 构造从水平主表面(15)延伸到半导体本体(40)中的垂直沟槽(19a)； 在垂直沟槽(19a)中构造第一介电层(7); 在垂直沟槽(19a)的第一介电层(7)上构造第一导电区域(13a)，使得第一导电区域(13a)从水平主表面(15)退回； 用第二介电层(8)填充垂直沟槽(19a)，所述第二介电层(8)覆盖第一导电区域(13a)；以及 从垂直沟槽(19a)的上面的片段中除去该第一介电层(7)和第二介电层(8)，以便在垂直沟槽(19a)的侧壁处露出半导体本体，其中第一导电区域(13a)保持被第二介电层(8)覆至JHL ο2.根据权利要求1所述的方法，其中垂直沟槽(19a)的填充通过非共形的沉积进行。3.根据权利要求1或2所述的方法，其中垂直沟槽(19a)的填充包括HDP处理。4.根据权利要求1至3之一所述的方法，进一步包括从水平表面(15)除去第一介电层(7)和第二介电层(8)，包括平坦化。5.根据权利要求4所述的方法，其中该平坦化包括氧化物CMP处理。6.根据权利要求4或5所述的方法，进一步包括通过热氧化在半导体本体(40)上构造第一牺牲层以及在平坦化以后除去第一牺牲层。7.根据前述权利要求之一所述的方法，其中除去第一介电层(7)和第二介电层(8)包括等离子体刻蚀处理。8.根据权利要求7所述的方法，进一步包括通过热氧化在侧壁上构造第二牺牲层以及在等离子体刻蚀处理以后除去第二牺牲层。9.根据前述权利要求之一所述的方法，进一步包括在填充垂直沟槽(19a)以前选择性地回蚀第一介电层(7)。10.根据前述权利要求之一所述的方法，其中第一介电层(7)和/或第二介电层(8)被构造为氧化...

【专利技术属性】
技术研发人员：O布兰克，M胡茨勒，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：