集成存储器阵列及形成存储器阵列的方法技术

一些实施例包含形成存储器阵列的方法。可图案化半导体材料板的堆叠以将所述板细分成若干片。可沿着所述片的侧壁边缘形成导电层。接着，可将所述片图案化成导线阵列，其中所述阵列具有若干垂直列及水平行。个别导线可具有接合到所述导电层的第一端、可具有与所述第一端成相对关系的第二端，且可具有位于所述第一与第二端之间的中间区。可沿着所述中间区形成栅极材料。可在所述导线的所述第二端处形成存储器单元结构。可经由所述存储器单元结构将多个垂直延伸电互连件连接到所述导线，其中个别垂直延伸电互连件沿着所述阵列的个别列。一些实施例包含并入到集成电路中的存储器阵列。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
集成电路是已跨越半导体材料制造的小型电子电路。存储器存储是可由集成电路实现的功能类型中的一者。存储器存储通常利用大的等同组件阵列。集成存储器的制作的持续目标是增加存储器组件的集成水平，且因此增加可跨越给定量的半导体底材面积(real estate)提供的存储器的量。此可使得能够跨越小芯片提供大量存储器，此在众多应用(例如，消费型电子器件)中可为有价值的。减小现有存储器阵列的规模正变得日益困难，且因此将期望开发用于存储器阵列的新布置。将进一步期望此些新布置将适合于借助现有技术制作。
技术实现思路
附图说明图1及2分别是集成存储器阵列的实例性实施例的图解三维视图及图解横截面侧视图。图3是在形成存储器阵列的实例性实施例方法的一处理阶段所展示的构造的图解横截面侧视图。图4是在继图3的处理阶段之后的处理阶段所展示的图3的构造的图解横截面侧视图。图5是在图4的处理阶段所展示的图4的构造的一部分(具体来说，图4中标示为“5”的部分)的图解三维视图。图6到15是在形成存储器阵列的实例性实施例方法的连续处理阶段所展示的图 5的部分的图解三维视图，其中图6的处理阶段跟在图5的处理阶段之后。图16是在图15的图解说明中被挡住的图15的结构中的数种结构的图解三维视图。图17到19是在形成存储器阵列的实例性实施例方法的连续处理阶段所展示的图 5的部分的图解三维视图，其中图17的处理阶段跟在图15的处理阶段之后。图20是沿着图19的线20-20的图解横截面侧视图。图21是在继图19的处理阶段之后的处理阶段所展示的。图22是沿着图21的线22-22的图解横截面侧视图。图23是在继图21的处理阶段之后的处理阶段所展示的。`图24是沿着图23的线24-24的图解横截面侧视图。图25是在继图23的处理阶段之后的处理阶段所展示的图5的部分的图解三维视 图。图26是沿着图25的线26-26的图解横截面侧视图。图27是在继图25的处理阶段之后的处理阶段所展示的图5的部分的图解三维视 图。图28是沿着图27的线28-28的图解横截面侧视图。图29是在图27的处理阶段形成的集成存储器阵列的各种导电结构的图解三维视 图。图30是根据用于编程存储器单元阵列内的存储器单元的实例性实施例方法在继 图28的处理阶段之后的处理阶段所展示的图28的构造的图解横截面侧视图。图31是计算机实施例的图解视图。图32是展示图31计算机实施例的母板的特定特征的框图。图33是电子系统实施例的高级框图。图34是存储器装置实施例的简化框图。具体实施例方式—些实施例涉及适于并入到集成电路中的新垂直存储器设计，且涉及形成垂直存 储器的方法。所述垂直存储器可使得能够实现比可借助常规平面存储器实现的集成水平更 高的集成水平，且可适于借助现有技术制作以使得其可以相对低成本制作。在一些实施例 中，垂直存储器利用与半导体材料导线门控连接的场效应晶体管(FET)切换装置，且利用 形成于所述导线的端处的数据存储结构。所述导线及数据存储结构由存储器单位单元共同 构成，且可垂直堆叠此些存储器单位单元以跨越半导体底材面积的给定区形成高密度的存 储器单位单元。在一些实施例中，个别存储器单位单元可具有对应于小于或等于25纳米的 特征大小。参考图I到30描述集成存储器阵列的实例性实施例及形成集成存储器阵列的实 例性方法。图I及2展示包括实例性存储器阵列的构造10的一部分。所述构造以三维视图 展示于图I中。用于图I的坐标系统的三个主轴展示于所述图的左上角中。所述坐标系统 具有对应于“X”轴的第一水平轴3、对应于“Y”轴的第二水平轴5及对应于“Z”轴的垂直轴 7。三个主轴3、5及7彼此正交。构造10包含多个垂直间隔开的水平延伸层12、14、16及18。此些层包括导电线20 及22，其中所述导电线沿着轴5的水平方向延伸。在一些实施例中，此些线可称为“主要” 沿着轴5的方向延伸以指示沿着此轴的线的线性可存在较小变化。 导电线20及22可包括任何适合的组合物或若干组合物的组合。在一些实施例中， 线20可包括一种或一种以上金属及/或一种或一种以上含金属化合物、基本上由一种或一 种以上金属及/或一种或一种以上含金属化合物组成或者由一种或一种以上金属及/或一 种或一种以上含金属化合物组成。举例来说，线20可包括金属硅化物(例如，硅化钨、硅化 钽、硅化钛、硅化钴、硅化镍等等)、基本上由金属硅化物(例如，硅化钨、硅化钽、硅化钛、硅 化钴、硅化镍等等)组成或者由金属硅化物(例如，硅化钨、硅化钽、硅化钛、硅化钴、硅化镍等等)组成。在此些实施例中，线22可包括经导电掺杂的半导体材料，例如，经导电掺杂的硅。虽然展示导电层12、14、16及18包括两个邻近的不同导电材料线20及22，但在其它实施例中，所述层可包括仅单个导电材料线，且在又一些实施例中，所述层可包括两个以上导电材料线。构造10还包含接合到层12、14、16及18且沿着轴3的方向水平延伸的多个导线 24到39。在一些实施例中，所述导线可称为“主要”沿着轴3的方向延伸以指示沿着此轴的线的线性可存在较小变化。导线24到39包括半导体材料，例如，硅与锗中的一者或两者。所述导线具有接合到所述层的第一端40 (仅针对导线24标示)，且具有与所述第一端成相对关系的第二端 42 (仅针对导线24标示)。导线24到39被布置成二维阵列，其中此阵列的维度中的一者是沿着水平轴5，且所述阵列的维度中的另一者是沿着垂直轴7。所述二维阵列可视为包括沿着水平轴5的行， 且视为包括沿着垂直轴7的列。层12、14、16及18互连沿着所述阵列的行的导线(例如，层18互连沿着所述阵列的一行的导线24到27)。图2展示沿着正交于图1的轴3的平面(具体来说，沿着平行于图1的轴5的平面)的横截面，且展示导线24到39沿着此横截面是正方形形状。在其它实施例中，所述导线可沿着图2的横截面具有其它形状，包含(例如)圆形、卵形、椭圆形、矩形等等。栅极电介质46 (在图1中仅标示其中的一些，但在图2中标示全部)是沿着导线 24到39的外边缘。在所展示的实施例中，所述导线具有正方形横截面形状，且所述栅极电介质是沿着此正方形形状的相对侧壁形成。因此，所述栅极电介质仅部分地环绕个别导线。 在其它实施例中，所述栅极电介质可完全环绕个别导线。栅极电介质46可包括任何适合的组合物或若干组合物的组合，且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。所述栅极电介质可为同质的，如图所展示，或可包括多种不同材料。围绕导线24到39提供导电栅极材料48。在所展示的实施例中，栅极材料48形成主要沿垂直方向(即，主要沿着轴7)延伸的栅极结构50。展示栅极材料48接触导线24 到39中的每一者的两个相对侧上的栅极电介质46。在其它实施例中，栅极电介质46可完全环绕个别导线，且栅极材料48也可完全环绕个别导线。虽然展示所述栅极结构包括单种同质材料48，但在其它实施例中，所述栅极结构可包括两种或两种以上不同材料。栅极结构50的各种材料可包括任何适合的组合物或若干组合物的组合。在一些实施例中，此些材料可包括各种金属(例如，钛、钨、钴、镍等等)、 含金属组合物(例如，金属氮化物、金属硅化物等等)及经导电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.11.23 US 12/624,3121.一种形成存储器阵列的方法，其包括 形成包括垂直间隔开的半导体材料板的堆叠； 蚀刻穿过所述板以将所述板细分成若干平面片； 沿着所述平面片的侧壁边缘且与所述平面片的侧壁边缘电连接地形成水平延伸导电层； 将所述平面片图案化成导线阵列；所述阵列包括若干垂直列及水平行；所述导电层互连所述阵列的个别行的导线；个别导线具有接合到所述导电层的第一端、具有与所述第一端成相对关系的第二端，且具有位于所述第一与第二端之间的中间区； 沿着所述导线的所述中间区形成至少一种栅极材料； 在所述导线的所述第二端处形成存储器单元结构；及 形成经由所述存储器单元结构连接到所述导线的多个垂直延伸电互连件；个别垂直延伸电互连件沿着所述阵列的个别列。2.根据权利要求1所述的方法，其中在所述板之间提供绝缘材料薄片；且其中在所述将所述板细分成所述平面片期间以及在所述将所述平面片图案化成所述导线阵列期间，图案化所述薄片的所述绝缘材料。3.根据权利要求1所述的方法，其中所述形成所述堆叠包括 形成第一与第二半导体材料的交替层，其中所述第一半导体材料可相对于所述第二半导体材料选择性地移除 '及 相对于所述第二半导体材料选择性地移除所述第一半导体材料。4.根据权利要求3所述的方法，其中所述第一及第二半导体材料中的一者由硅组成，且其中所述第一及第二半导体材料中的另一者由硅/锗组成。5.根据权利要求3所述的方法，其中所述第一及第二半导体材料中的所述一者经n型掺杂，且其中所述第一及第二半导体材料中的所述另一者经P型掺杂。6.根据权利要求5所述的方法，其中在第一与第二半导体材料的所述交替层之间提供电绝缘材料层。7.根据权利要求6所述的方法，其中所述绝缘材料层由二氧化硅组成。8.根据权利要求1所述的方法，其中所述形成所述导电层包括 掺杂所述平面片的所述侧壁边缘的所述半导体材料；及 由所述经掺杂半导体材料形成金属硅化物流道。9.根据权利要求1所述的方法，其中所述形成所述导电层包括 使所述平面片的所述侧壁边缘的所述半导体材料凹入；及 在所述凹部内形成导电线。10.一种形成存储器阵列的方法，其包括 形成包括垂直堆叠的半导体材料板的构造；所述板通过间隙而彼此垂直间隔开； 图案化所述板以将所述板细分成具有侧壁边缘的多个平面片；所述平面片为垂直堆叠的； 在所述间隙中提供绝缘材料间隔件； 沿着所述平面片的所述侧壁边缘形成导电层；所述导电层彼此垂直间隔开； 蚀刻穿过所述平面片的所述半导体材料且穿过所述间隔件的所述绝缘材料以形成正交于所述导电层延伸的线；所述线中的一些线为半导体材料线，且所述线中的其它线为绝缘材料线； 沿着所述半导体材料线形成栅极电介质； 形成通过所述栅极电介质而与所述半导体材料线间隔开的栅极材料； 形成通过所述半导体材料线的开口以将每一半导体材料线分拆成一对段；每一段通过所述栅极材料、具有接合到导电层的第一端，且具有与所述第一端成相对关系的第二端；所述段被布置为包括若干垂直列及水平行的阵列；所述导电层沿着所述段阵列的所述行延伸； 在所述段的所述第二端处形成存储器单元结构；及 形成经由所述存储器单元结构连接到所述段的多个垂直延伸电互连件；个别垂直延伸电互连件沿着所述阵列的个别列。11.根据权利要求10所述的方法，其中所述存储器单元结构包含相变材料。12.根据权利要求10所述的方法，其中所述存储器单元结构包含磁性材料。13.根据权利要求10所述的方法，其中所述存储器单元结构为反熔丝结构；且所述方法进一步包括...

【专利技术属性】
技术研发人员：山·D·唐，亚诺什·富克斯科，
申请(专利权)人：美光科技公司，
类型：
国别省市：