半导体装置以及半导体装置的制造方法制造方法及图纸

一种半导体装置以及半导体装置的制造方法，能够提高半导体装置的特性。半导体装置包括：绝缘膜（3），在控制栅电极（CG）与半导体基板之间形成；绝缘膜（5），在存储器栅电极（MG）与半导体基板之间以及控制栅电极（CG）与存储器栅电极（MG）之间形成且在其内部具有电荷储存部。绝缘膜（5）具有第1膜（5A）、成为在第1膜（5A）上配置的电荷储存部的第2膜（5N）、在第2膜（5N）上配置的第3膜（5B），第3膜（5B）具有位于控制栅电极（CG）与存储器栅电极（MG）之间的井壁膜（5s）、位于存储器栅电极（MG）与半导体基板之间的沉积膜（5d）。根据该结构，能够加大绝缘膜（5）的角部的距离（D1），能够缓冲电场集中。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
本专利技术涉及半导体装置以及半导体装置的制造方法，特别涉及应用于具有非易失性存储器的半导体装置中而有效的技术。
技术介绍
作为可进行电写入/擦除的非易失性半导体存储装置的EEPROM（ElectricallyErasableandProgrammableReadOnlyMemory，电可擦除可编程只读存储器）的一种，广泛地使用闪存（flashmemory）。该闪存在MISFET的栅电极下具有由氧化膜包围的导电性的浮动栅电极或陷阱（trap）性绝缘膜。该闪存是利用浮动栅极或陷阱性绝缘膜中有无电荷（电子或者空穴）所引起的MISFET的阈值的差异，从而存储信息的存储器。例如在日本特开2005-123518号公报（专利文献1）中，公开了如下的非易失性存储单元：为了抑制电荷储存膜的角部（20）的薄膜化并提高电荷保持特性，在选择栅电极（15）的侧壁设置锥形，从而提高了电荷保持特性。例如在【0041】以及【0042】段中，公开了在选择栅电极的形成之后形成氧化硅膜的井壁隔离（69）来控制ONO膜角部的角度的内容（图25）。此外，在日本特开2001-148434号公报（专利文献2）中，公开了可进行低电压驱动、高速程序以及高密度积累的非易失性存储单元。例如，公开了如下内容：为了减少第1栅电极（141）与第2栅电极（142）之间的耦合电容来改善驱动速度，对栅电极（141）的端面进行氧化而形成氧化膜（141a），或者代替氧化膜（141a）而在栅电极（141）的侧面形成作为绝缘部件的井壁（未图示）（【0108】段、图13）。此外，公开了如下内容：对栅电极（241）的端面进行氧化而形成氧化膜（241a），或者代替氧化膜（241a）而在栅电极（241）的侧面形成作为绝缘部件的井壁，从而降低各个栅电极之间的电容（【0128】段、图18）。此外，在日本特开2010-108976号公报（专利文献3）中，公开了如下的半导体装置（图1）：在存储单元的控制栅电极（CG）中，将在接触到栅极绝缘膜（GOX）的边的端部形成的角部加工成倒锥形形状，从而抑制了干扰。此外，公开了如下内容：通过将在控制栅电极（CG）的下部的电位阻挡膜（EV1）的膜厚加厚（膜厚b），从而在接近半导体基板的区域中，加大控制栅电极（CG）与存储器栅电极（MG）之间的距离，抑制干扰（【0105】~【0108】、图14、图15）。此外，在日本特开2011-103401号公报（专利文献4）中，公开了如下的分栅型存储单元：在控制栅电极（8）的一个侧壁上形成的层叠栅极绝缘膜（9）与存储器栅电极（10）之间，形成由氧化硅膜或氮化硅膜等构成的侧壁绝缘膜（11），存储器栅电极通过该侧壁绝缘膜和层叠栅极绝缘膜而与控制栅电极进行电分离。通过这样的结构，防止了因在控制栅电极的表面形成的硅化物层与在存储器栅电极的表面形成的硅化物层的接触而产生的短路不良。另外，括号内的是对应文献中记载的标号。【现有技术文献】【专利文献】【专利文献1】日本特开2005-123518号公报【专利文献2】日本特开2001-148434号公报【专利文献3】日本特开2010-108976号公报【专利文献4】日本特开2011-103401号公报本专利技术人从事于非易失性存储器的研究开发，研究着提高非易失性存储器的特性。近年来，在具有上述非易失性存储器的半导体装置中，不用说动作特性的提高或数据的保持特性的提高，还期望低耗电流化（低功耗化）。为了实现该低耗电流，需要立足于装置结构、其动作方法（例如，擦除方法）等的研究。
技术实现思路
因此，本专利技术的目的在于，提供一种能够提高半导体装置的特性的技术。具体地说，提供一种能够提高上述半导体装置具有的存储单元的特性（尤其是擦除特性）的技术。此外，本专利技术的其他目的在于，提供一种用于制造特性良好的半导体装置的半导体装置的制造方法。本专利技术的上述目的以及其他目的和新的特征会通过本申请的说明书的记载以及附图而清楚。在本申请中公开的专利技术中，若简单说明代表性的专利技术的概要，则如下所述。在本申请中公开的专利技术中，在代表性的实施方式中示出的半导体装置包括：半导体基板；第1栅电极，配置在所述半导体基板的上方；第2栅电极，在所述半导体基板的上方配置成与所述第1栅电极相邻。此外，包括：第1绝缘膜，在所述第1栅电极与所述半导体基板之间形成；以及第2绝缘膜，在所述第2栅电极与所述半导体基板之间以及所述第1栅电极与所述第2栅电极之间形成且在其内部具有电荷储存部。所述第2绝缘膜具有：第1膜；第2膜，成为在所述第1膜上配置的所述电荷储存部；以及第3膜，配置在所述第2膜上。所述第3膜具有：侧壁膜，位于所述第1栅电极与所述第2栅电极之间；以及堆积膜，位于所述第2栅电极与所述半导体基板之间。在本申请中公开的专利技术中，在代表性的实施方式中示出的半导体装置包括：半导体基板；第1栅电极，配置在所述半导体基板的上方；第2栅电极，在所述半导体基板的上方配置成与所述第1栅电极相邻。此外，包括：第1绝缘膜，在所述第1栅电极与所述半导体基板之间形成；以及第2绝缘膜，在所述第2栅电极与所述半导体基板之间以及所述第1栅电极与所述第2栅电极之间形成且在其内部具有电荷储存部。所述第2绝缘膜具有：第1膜；第2膜，成为在所述第1膜上配置的所述电荷储存部；以及第3膜，配置在所述第2膜上。在所述第1膜中，与位于所述第2栅电极与所述半导体基板之间的第1部分的膜厚相比，位于所述第1栅电极与所述第2栅电极之间的第2部分的膜厚更厚，所述第2部分是位于所述第1部分的下方的膜。在所述电荷储存部中储存有电子，将通过隧道效应而在所述半导体基板中产生的空穴经由所述第1部分而注入到所述电荷储存部，从而擦除在所述电荷储存部中储存的电子。在本申请中公开的专利技术中，在代表性的实施方式中示出的半导体装置的制造方法包括：（a）在半导体基板上经由第1绝缘膜而形成第1栅电极的工序；（b）在所述半导体基板上以及所述第1栅电极的表面和侧面形成在内部具有电荷储存部的所述第2绝缘膜的工序；以及（c）在所述第1栅电极的侧壁部经由所述第2绝缘膜而形成第2栅电极的工序。所述（b）工序是形成具有第1膜、第2膜以及第3膜的所述第2绝缘膜的工序，且包括：（b1）在所述半导体基板上以及所述第1栅电极的表面和侧面形成第1膜的工序；（b2）在所述第1膜上形成成为所述电荷储存部的第2膜的工序；（b3）在所述第2膜上形成第1堆积膜的工序。此外，包括：（b4）通过对所述第1堆积膜进行各向异性蚀刻，从而在所述第1栅电极的侧壁部经由所述第1膜和所述第2膜而形成侧壁膜的工序；以及（b5）通过在所述第2膜和所述侧壁膜上形成第2堆积膜，从而形成具有所述侧壁膜和所述第2堆积膜的第3膜的工序。在本申请中公开的专利技术中，在代表性的实施方式中示出的半导体装置的制造方法包括：（a）在半导体基板上经由第1绝缘膜而形成第1栅电极的工序；（b）在所述半导体基板上以及所述第1栅电极的表面和侧面形成在内部具有电荷储存部的所述第2绝缘膜的工序；以及（c）在所述第1栅电极的侧壁部经由所述第2绝缘膜而形成第2栅电极的工序。所述（b）工序是形成具有第1膜、第2膜以及第3膜的所述第2绝缘膜的工序，且包括：（b1）在所述半导体基板上以及所述第本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体基板；第1栅电极，配置在所述半导体基板的上方；第2栅电极，在所述半导体基板的上方配置成与所述第1栅电极相邻；第1绝缘膜，在所述第1栅电极与所述半导体基板之间形成；以及第2绝缘膜，在所述第2栅电极与所述半导体基板之间以及所述第1栅电极与所述第2栅电极之间形成且在其内部具有电荷储存部，所述第2绝缘膜具有：第1膜；第2膜，成为在所述第1膜上配置的所述电荷储存部；以及第3膜，配置在所述第2膜上，所述第3膜具有：侧壁膜，位于所述第1栅电极与所述第2栅电极之间；以及堆积膜，位于所述第2栅电极与所述半导体基板之间。

【技术特征摘要】
2011.10.04 JP 2011-220254;2012.08.03 JP 2012-17251.一种半导体装置，包括：半导体基板；第1栅电极，配置在所述半导体基板的上方；第2栅电极，在所述半导体基板的上方配置成与所述第1栅电极相邻；第1绝缘膜，在所述第1栅电极与所述半导体基板之间形成；第2绝缘膜，在所述第2栅电极与所述半导体基板之间以及所述第1栅电极与所述第2栅电极之间形成且在其内部具有电荷储存部；以及第3绝缘膜，配置在所述第1栅电极上，所述第2绝缘膜具有：第1膜；第2膜，成为在所述第1膜上配置的所述电荷储存部；以及第3膜，配置在所述第2膜上，所述第3膜具有：侧壁膜，位于所述第1栅电极与所述第2栅电极之间；以及堆积膜，位于所述第2栅电极与所述半导体基板之间，所述堆积膜以从所述第2膜的横部上方覆盖所述侧壁膜的侧壁的方式延伸，进而，以沿着所述第2膜的纵部的侧壁的方式延伸，所述侧壁膜的栅极长度方向的膜厚大于所述堆积膜的栅极长度方向的膜厚，所述第2栅电极的高度比所述第1栅电极的高度高，所述侧壁膜的高度比所述第1栅电极的高度高。2.如权利要求1所述的半导体装置，其中，所述堆积膜还延伸于所述侧壁膜与所述第2栅电极之间。3.如权利要求1所述的半导体装置，其中，所述侧壁膜具有其膜厚从其上方到下方变厚的锥形形状。4.如权利要求1所述的半导体装置，其中，所述侧壁膜的上部配置在比所述第2栅电极的上部低的位置。5.如权利要求1所述的半导体装置，其中，所述侧壁膜的上部配置在比所述第3绝缘膜的上部低的位置。6.如权利要求1所述的半导体装置，其中，所述侧壁膜的上部配置在比所述第1栅电极的上部低的位置。7.如权利要求3所述的半导体装置，其中，所述侧壁膜的侧面与所述堆积膜的表面所构成的角度为90°以上，所述堆积膜位于所述第2栅电极与所述半导体基板之间。8.如权利要求1所述的半导体装置，其中，位于所述第1栅电极与所述第2栅电极之间的所述第1膜的膜厚为2nm以下。9.如权利要求1所述的半导体装置，其中，在所述电荷储存部中储存有电子，将通过隧道效应而在所述半导体基板中产生的空穴经由位于所...

【专利技术属性】
技术研发人员：细田直宏，冈田大介，片山弘造，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：