用于一次可编程存储器的具有电熔丝结构的半导体装置制造方法及图纸

本发明专利技术提供了一种用于一次可编程存储器的具有电熔丝结构的半导体装置以及制造电熔丝结构的方法。该半导体装置包括：具有浅沟槽隔离（STI）结构的基底基板；第一金属层，形成在所述STI结构上，具有限定阳极、阴极、和连接在所述阴极与阳极之间的熔丝颈的形状；未掺杂的多晶硅（多晶）区域，形成在所述第一金属层的所述熔丝颈上；以及第二金属层，具有形成在所述第一金属层上且位于所述多晶区域的相对侧上的第一部分和第二部分，所述第二金属层的所述第一部分形成在所述阳极上，而所述第二金属层的所述第二部分形成在所述阴极上。

【技术实现步骤摘要】

本专利技术总体上涉及一次可编程(一次性可编程)(OTP)存储器，更特别地涉及利用后栅极高-K金属栅极(Gate-Last High-K Metal Gate)制造工艺制造的OTP存储器。
技术介绍
在数据存储的领域中，存在两种常用类型的存储装置。第一种类型的存储装置为易失性存储器。当电力从易失性存储器电路移出时，易失性存储器丢失储存的信息。第二种类型的存储装置为非易失性存储器。即使在电力从非易失性存储器电路移出之后，非易失性存储器也能保留储存的信息。一些非易失性存储器设计允许重编程序，而其他设计仅允许一次编程。一次可编程(OTP)存储器代表非易失性存储器的一种类型，其可以编程一次，典型地，通过永久地编程熔丝以打开连接，或通过永久地编程反熔丝(ant1-fuse)以关闭连接。目前，利用下列类型的熔丝作为电熔丝(电子熔丝，eFuses):栅极氧化物击穿(gate oxide breakdown)、热载流子、娃化物熔丝、互连金属熔丝(interconnect metalfuse)。HKMG工艺允许高-K电介质，以替换用于前代铸造技术中的二氧化硅栅极电介质。使用高-K电介质允许微电气组件进一步小型化。而且，前代熔丝要求以数百微安数量级的高电流量来熔断。因此，所需要的是与传统上在28nm铸造技术中利用的HKMG工艺兼容的电熔丝。另外，如果可以通过施加与常规的电熔丝s相比低的电流水平来利用电熔丝，这将是有益的。
技术实现思路
根据本专利技术的实施方式，提供了一种用于一次可编程存储器(OTP)的具有电熔丝结构的半导体装置，包括具有浅沟槽隔离(STI)结构的基底基板；第一金属层，形成在所述STI结构上，具有限定阳极、阴极、和连接在所述阴极与阳极之间的熔丝颈的形状；未掺杂的多晶硅(多晶)区域，形成在所述第一金属层的所述熔丝颈上；以及第二金属层，具有形成在所述第一金属层上且位于所述多晶区域的相对侧上的第一部分和第二部分，所述第二金属层的所述第一部分形成在所述阳极上，而所述第二金属层的所述第二部分形成在所述阴极上。根据本专利技术的半导体装置，其中，所述多晶区域仅在所述第一金属层的所述熔丝颈上形成，并且分开所述第二金属层的所述第一部分和第二部分。根据本专利技术的半导体装置，其中，所述多晶区域具有基本上高于所述第一金属层和所述第二金属层的电阻。根据本专利技术的半导体装置，其中，如果在所述阳极和阴极上施加电压，则所得的电流主要流过所述第一金属层的所述熔丝颈。根据本专利技术的半导体装置，其中，通过增加所述电流直到所述第一金属层的所述熔丝颈失效并基本上成为开路来编程所述0TP。根据本专利技术的半导体装置，其中，断开所述熔丝颈所需的电流为单数位微安的量级。根据本专利技术的半导体装置，其中，所述第一金属层的厚度基本上小于所述第二金属层和所述多晶区域的厚度。根据本专利技术的半导体装置，其中，所述第一金属层的厚度大约在5_30nm之间，而所述第二金属层的厚度大约在30-70nm之间。根据本专利技术的半导体装置，其中，所述第二金属层将所述电熔丝结构连接至熔断的 MOSFET。根据本专利技术的半导体装置，其中，所述熔断的MOSFET被构造成向所述电熔丝提供电流，以熔化所述第一金属层。根据本专利技术的半导体装置，还包括设置在所述STI区域和所述第一金属层之间的高-K电介质层。·根据本专利技术的半导体装置，其中，在所述熔丝颈中的所述第一金属层的宽度基本上小于在所述阳极或阴极中的所述第一金属层的相应宽度。根据本专利技术的半导体装置，其中，在所述熔丝颈中的所述第一金属层的宽度为大约 20_50nm。根据本专利技术的实施方式，提供了一种用于一次可编程存储器(OTP)的具有电熔丝结构的半导体装置，包括具有浅沟槽隔离(STI)结构的基底基板；阳极，包括第一金属层的第一部分；第二金属层的第一部分，设置在所述第一金属层的所述第一部分上并与其接触；阴极，包括所述第一金属层的第二部分；所述第二金属层的第二部分，设置在所述第一金属层的所述第二部分上并与其接触；将所述阳极连接至所述阴极的熔丝颈，包括所述第一金属层的第三部分；未掺杂的多晶硅(多晶)区域，设置在所述第一金属层的所述第三部分上并与其接触，所述多晶区域设置在所述第二金属层的所述第一部分和第二部分之间并将两者分开；其中，所述第一金属层的所述第一部分、第二部分和第三部分以连续方式横向地设置在所述STI结构上，从而在编程之前提供从阳极到阴极的低电阻电流通路。根据本专利技术的半导体装置，其中，所述第一金属层的厚度基本上小于所述第二金属层的厚度。根据本专利技术的半导体装置，其中，所述多晶区域的电阻基本上高于所述第一金属层的电阻，使得由所述电流通路携带(传送)的电流主要流过所述第一金属层。根据本专利技术的半导体装置，其中，通过增加所述电流直到所述第一金属层的所述第三部分失效，在所述阳极和阴极之间引起高电阻电流通路来编程所述0TP。根据本专利技术的实施方式，提供了一种方法，包括在半导体基板内的STI结构的表面上形成虚设层，所述虚设层包括高-K电介质层、金属层、未掺杂的多晶硅(多晶)层和氮化物层；在提供电熔丝栅极的所述虚设层上利用蚀刻工艺而在电熔丝区域中形成栅极图案；去除所述电熔丝区域中的所述多晶层上方的所述氮化物层；在所述多晶层的部分上形成掩模；去除所述多晶层的未被所述掩模覆盖的暴露部分，从而在所述熔丝颈多晶区域的相对侧上形成熔丝颈多晶区域和空壳；去除所述掩模；以及在所述空壳中填充第二栅极金属层。根据本专利技术的方法，其中，所述熔丝颈多晶区域为包括阴极、阳极，和连接在所述阴极和所述阳极之间的熔丝颈的电熔丝结构的一部分。根据本专利技术的方法，其中，所述熔丝颈多晶层仅存在于还包括所述第一金属层的一部分的所述熔丝颈上附图说明并入本文中且形成本说明书的一部分的附图与描述一起说明本专利技术，进一步用来解释本专利技术的原理并使相关领域的技术人员能够制造和使用本专利技术。图1示出了常规OTP电路的布局。图2a_2c示出了已知的电熔丝结构的顶视图和横截面图。图3示出了根据本专利技术示例性实施方式的OTP电路的布局。图4a_4c示出了根据本专利技术的示例性实施方式的电熔丝结构的顶视图和横截面图。图5示出了提供根据本专利技术实施方式的用于制造IC装置的示例性步骤的流程图。图6a_6h示出了根据本专利技术示例性实施方式的在图5的流程图中处理的示例性步骤的产物。图7a_7b示出了根据本专利技术的示例性实施方式的另一种电熔丝结构的顶视图和横截面图。`现在将参考附图来描述本专利技术。在附图中，类似的参照标号表示相同或功能相似的元件(要素)。另外，参考标号的最左边数字确定其中参照标号首先出现的图。具体实施例方式下列详细描述参照附图以说明与本专利技术一致的示例性实施方式。在详细描述中所涉及的“一个示例性实施方式”、“一种示例性实施方式、“典型的示例性实施方式”等表明所描述的示例性实施方式可包括特定特点、结构、或特征，但是每种示例性实施方式可以不必包括所述特定特点、结构、或特征。此外，这样的术语不一定是指相同的示例性实施方式。而且，当结合示例性实施方式来描述特定特点、结构或特征时，与其他不管是否明确描述的示例性实施方式结合实现这种特征、结构或特性在相关领域的技术人员的知识之内。此外，应理解，本文所用的空间描述(例如“上面的”、“在....以下“、“上”、“左” “右”本文档来自技高网...

【技术保护点】
一种用于一次可编程存储器（OTP）的具有电熔丝结构的半导体装置，包括：具有浅沟槽隔离（STI）结构的基底基板；第一金属层，形成在所述STI结构上，具有限定阳极、阴极、和连接在所述阴极与阳极之间的熔丝颈的形状；未掺杂的多晶硅（多晶）区域，形成在所述第一金属层的所述熔丝颈上；以及第二金属层，具有形成在所述第一金属层上且位于所述多晶区域的相对侧上的第一部分和第二部分，所述第二金属层的所述第一部分形成在所述阳极上，而所述第二金属层的所述第二部分形成在所述阴极上。

【技术特征摘要】
2011.09.29 US 13/249,0221.一种用于一次可编程存储器(OTP)的具有电熔丝结构的半导体装置，包括 具有浅沟槽隔离(STI)结构的基底基板； 第一金属层，形成在所述STI结构上，具有限定阳极、阴极、和连接在所述阴极与阳极之间的熔丝颈的形状； 未掺杂的多晶硅(多晶)区域，形成在所述第一金属层的所述熔丝颈上；以及第二金属层，具有形成在所述第一金属层上且位于所述多晶区域的相对侧上的第一部分和第二部分，所述第二金属层的所述第一部分形成在所述阳极上，而所述第二金属层的所述第二部分形成在所述阴极上。2.根据权利要求1所述的半导体装置，其中，所述多晶区域仅在所述第一金属层的所述熔丝颈上形成，并且分开所述第二金属层的所述第一部分和第二部分。3.根据权利要求1所述的半导体装置，其中，所述多晶区域具有基本上高于所述第一金属层和所述第二金属层的电阻。4.根据权利要求1所述的半导体装置，其中，所述第一金属层的厚度基本上小于所述第二金属层和所述多晶区域的厚度。5.根据权利要求1所述的半导体装置，还包括设置在所述STI区域和所述第一金属层之间的高-K电介质层。6.根据权利要求1所述的半导体装置，其中，在所述熔丝颈中的所述第一金属层的宽度基本上小于在所述阳极或阴极中的所述第一金属层的相应宽度。7.一种用于一次可编程存储器(OTP)的具有电熔丝结构的半导体装置，包括 Ca)具有浅沟槽隔离(STI)结构的基底基板； (b)阳极，包括 (bl)第一金属层的...

【专利技术属性】
技术研发人员：陈向东，夏维，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：