EMI封装及其制造方法技术

集成电路结构包括衬底、衬底第一侧上的光敏塑模、形成在塑模中的过孔以及沉积在衬底第一侧上以及过孔中的一致金属层。可以穿过衬底形成与塑模中的过孔对准的通孔，其具有沉积的通孔中的导电衬垫，与一致金属层电接触。集成电路结构还包括：诸如焊球的连接元件，在与第一侧相对的衬底的第二侧上的通孔的一端上。集成电路结构还可以包括：管芯，在衬底的第一侧上，与另一通孔或重新分布层电接触。

【技术实现步骤摘要】

本专利技术总体上涉及半导体领域，更具体地，涉及EMI封装及其制造方法。
技术介绍
随着半导体技术的发展，半导体管芯变得越来越小，并且将更多的功能集成到半导体管芯中。在三维(3D)集成电路中通常使用通孔，有时在本文中被称为衬底通孔(“TSV”)。通孔透过衬底，并用于衬底相对侧上的电互连部件。传统地，通孔形成工艺包括蚀刻或钻进衬底以形成通孔开口。然后，用导电材料填充通孔开口，然后导电材料被平面化以去除多余部分，并且衬底中导电材料的剩余部分形成通孔。然后，例如，使用镶嵌工艺，金属线和/或金属焊盘形成在通孔的上方并电连接至通孔。传统地，形成盖子的金属零件被放置在半导体管芯上的部分结构的上方，并连接至用于EMI屏蔽的逻辑电路地。用于这种金属盖子的形状因子较大，并且不适合于制造充分小型化的设备，诸如移动应用所采用的高度集成的手持设备。
技术实现思路
为解决上述问题，本专利技术提供了一种用于制造集成电路结构的方法，包括提供衬底；在衬底的第一侧上形成塑模；在塑模中形成过孔；在衬底的第一侧的上方以及在过孔中沉积金属层。该方法还包括穿过衬底在塑模中形成与过孔对准的通孔；以及在通孔中形成与金属层电接触的导电衬垫。其中，沉积金属层的步骤包括从由电镀、溅射、执行化学汽相沉积、和沉积焊料组成的组中至少选择一个。其中，在塑模中形成过孔的步骤包括将塑模暴露给图案化光源；以及去除塑模的一部分。该方法还包括在衬底的第一侧上定位管芯；穿过衬底在面对衬底的管芯的接触焊盘下方形成另一通孔；在另一通孔中形成另一导电衬垫；以及利用连接元件将管芯的接触焊盘连接至另一导电衬垫。该方法还包括在衬底的第一侧上形成RDL( “重新分布层”)，RDL具有与金属层接触的导电路径；在塑模中形成与导电路径对准的另一过孔；在另一过孔中形成另一导电衬垫；以及在塑模与RDL相对的一侧上，在另一过孔的一端上形成另一连接元件。该方法还包括在衬底的第一侧上形成RDL，RDL具有与金属层接触的导电路径；在RDL的下方形成与衬底和RDL机械接触的另一塑模；在另一塑模中形成与RDL中的导电路径对准的另一过孔；在另一过孔中形成另一导电衬垫；在与衬底的第一侧相对的衬底的第二侧上形成另一 RDL，另一 RDL具有与另一过孔接触的另一导电路径；以及在另一 RDL上形成与另一导电路径接触的另一连接元件。其中，另一塑模为光敏塑模。该方法还包括在衬底的第一侧上形成RDL，RDL具有与金属层接触的导电路径；在衬底中形成与RDL中的导电路径对准的另一过孔；在另一过孔中形成另一导电衬垫；在与衬底的第一侧相对的衬底的第二侧上形成另一 RDL，另一 RDL具有与另一过孔接触的另一导电路径；以及在另一 RDL上形成与另一导电路径接触的另一连接元件。该方法还包括在衬底的第一侧上形成RDL，RDL具有与金属层接触的导电路径；在衬底的第一侧上，在塑模中形成另一过孔；在另一过孔中形成另一导电衬垫；以及在另一过孔上形成与另一导电衬垫接触的另一连接元件。此外，还提出了一种集成电路结构，包括衬底；塑模，位于衬底的第一侧上，在塑模中包括过孔；以及金属层，位于衬底的第一侧的上方且位于过孔中。该集成电路结构还包括通孔，穿过衬底，与塑模中的过孔对准；以及导电衬垫，位于通孔中，与金属层的电接触。该集成电路结构还包括连接元件，位于与第一侧相对的衬底的第二侧上的通孔的一端上。其中，塑模为光敏塑模。该集成电路结构还包括管芯，位于衬底的第一侧上；另一通孔，穿过衬底，定位在管芯的面对衬底的接触焊盘的下方；另一导电衬垫，位于另一通孔中；以及连接元件，与另一通孔的另一导 电衬垫和管芯的接触焊盘电接触。该集成电路结构还包括RDL，位于衬底的第一侧上，具有与金属层接触的导电路径；另一过孔，位于塑模中，与导电路径对准；导电衬垫，位于另一过孔中；以及连接元件，位于塑模的与RDL相对的一侧上，与另一过孔的一端电连接。该集成电路结构还包括RDL，位于衬底的第一侧上，具有与金属层接触的导电路径；另一塑模，位于RDL的下方，与衬底和RDL机械接触；另一过孔，位于另一塑模中，与RDL中的导电路径对准；另一导电衬垫，位于另一过孔中；另一 RDL，位于与衬底的第一侧相对的衬底的第二侧上，具有与另一过孔接触的另一导电路径；以及连接元件，位于另一 RDL上，与另一导电路径接触。其中，金属层包括从由电镀层、溅射层、通过化学汽相沉积所沉积的层、以及焊料层所组成的组中选择的至少一个。该集成电路结构还包括RDL，位于衬底的第一侧上，具有与金属层接触的导电路径；另一过孔，位于衬底中，与RDL中的导电路径对准；另一导电衬垫，位于另一过孔中 ’另一RDL，位于与衬底的第一侧相对的衬底的第二侧上，具有与另一过孔接触的另一导电路径；以及连接元件，与另一 RDL电接触，与另一导电路径电接触。该集成电路结构还包括RDL，位于衬底的第一侧上，具有与金属层接触的导电路径；另一过孔，位于衬底的第一侧上的塑模中；另一导电衬垫，位于另一过孔中；以及连接元件，位于另一过孔上，与另一导电衬垫电接触。附图说明将参照附图描述示例性实施例。应该理解，附图只是为了示出的目的，因此不按比例绘制图1、图2和图3示出了根据本公开各个方面的处理步骤序列中的集成电路结构的正面图；图4至图9示出了包括可用作EMI屏蔽的金属层的集成电路结构的示例性实施例的正面图；以及图10至图13示出了根据本公开各个方面的用于制造具有可用作EMI屏蔽的一致(conformabIe)金属层的集成电路结构的方法的流程图。具体实施方式以下详细讨论本公开实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体情况下具体化的可应用专利技术概念。所讨论的具体实施例仅仅是示意性的，并不用于限制本公开的范围。根据实施例提供了用于集成电路结构的新颖EMI屏蔽及其制造方法。新颖的EMI屏蔽用形成在集成电路结构的光敏塑模顶部上的金属层替换金属零件盖。新颖的EMI屏蔽提供了比金属零件盖更小的形状因子，并且对于诸如移动应用所采用的高度集成设备来说尤其有利。利用增加的金属化步骤制造EMI屏蔽，可以在光敏塑模的芯片安装和光刻处理之后执行该增加步骤。以下示出制造实施例的中间阶段，然后讨论各种实施例。在各个附图和所示实施例中，类似的参考标号用于表示类似的元件。首先，参照图1，出了初始处理步骤之后的集成电路结构的示例性实施例的正面图。提供了插入件110，插入件110可以为硅插入件，或者为没有限制地由硅、硅锗、碳化硅或者甚至砷化镓或其他通用半导体材料形成的半导体衬底。可形成在半导体衬底中的器件结构的实例包括诸如晶体管的有源器件以及诸如电阻器、电容器、电感器和变容二极管的无源器件，它们可以通过互连层互连至附加集成电路。因此，插入件110可包括集成电路(“1C”)。插入件110可以由诸如氧化硅的电介质材料形成。可选地，插入件110可以没有有源器件，并且可以包括也可以不包括无源器件。透过插入件110形成诸如TSV 140的通孔，并且所述通孔回填有诸如电镀到通孔的内表面上的金属层或者沉积到通孔中的焊料或者溅射到通孔或通过化学汽相沉积而沉积的金属膜的导电材料。被定位在插入件110的顶侧上的、没有限制地可由硅形成的诸如RF管芯120、数字管芯121和模拟管芯122的一个或多个管芯本文档来自技高网...

【技术保护点】
一种用于制造集成电路结构的方法，包括提供衬底；在所述衬底的第一侧上形成塑模；在所述塑模中形成过孔；在所述衬底的所述第一侧的上方以及在所述过孔中沉积金属层。

【技术特征摘要】
2011.09.30 US 13/250,6971.一种用于制造集成电路结构的方法，包括提供衬底；在所述衬底的第一侧上形成塑模；在所述塑模中形成过孔；在所述衬底的所述第一侧的上方以及在所述过孔中沉积金属层。2.根据权利要求1所述的方法，还包括穿过所述衬底在所述塑模中形成与所述过孔对准的通孔；以及在所述通孔中形成与所述金属层电接触的导电衬垫。3.根据权利要求1所述的方法，其中，沉积所述金属层的步骤包括从由电镀、溅射、执行化学汽相沉积、和沉积焊料组成的组中至少选择一个。4.根据权利要求1所述的方法，其中，在所述塑模中形成过孔的步骤包括将所述塑模暴露给图案化光源；以及去除所述塑模的一部分。5.根据权利要求1所述的方法，还包括在所述衬底的所述第一侧上定位管芯；穿过所述衬底在面对所述衬底的管芯的接触焊盘下方形成另一通孔；在所述另一通孔中形成另一导电衬垫；以及利用连接元件将所述管芯的所述接触焊盘连接至所述另一导电衬垫。6.根据权利要求1所述的方法，还包括在所述衬底的所述第一侧上形成RDL ( “重新分布层”)，所述RDL具有与所述金属层接触的导电路径；在所述塑模中形成与所述导电路径对准的另一过孔；在所述另一过孔中形成另一导电衬垫；以及在所述塑模与所述RDL相对的一侧上，在所述另一过孔的一端上形成另一连接元件。7.根据权利要...

【专利技术属性】
技术研发人员：王垂堂，叶德强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：