生长InP基InAs量子阱的方法技术

本发明专利技术提供了一种生长InP基InAs量子阱的方法。该方法包括：在InP衬底上生长InP缓冲层；在InP缓冲层上生长两侧均包含In1-xGaxAs应力渐变势垒层的InAs量子阱结构；以及在InAs量子阱结构上生长InP盖层。本发明专利技术通过在InAs量子阱两侧引入晶格常数渐变的In1-xGaxAs应力渐变势垒层来减缓InAs量子阱所受到的压应变，减少材料中因应变累积释放而产生的缺陷浓度，改善了InAs量子阱材料的晶体质量，并拓展了InAs量子阱材料的发光波长。

【技术实现步骤摘要】

本专利技术属于半导体材料和器件芯片制备领域，具体地涉及。
技术介绍
由于在气体探测、生物医学等方面存在巨大潜在应用优势，发光波长在2-3 μ m范围的InP基InAs量子阱材料和器件(激光器和探测器等)具有成本低、器件工艺技术成熟等众多优点。在1994年以InAs为阱、Ina53Gaa47As为垒的InP基量子阱结构材料首先在I. 7 μ m 量子阱激光器中得到应用。随着金属有机化合物气相沉积(MOCVD)外延技术的发展，该材料体系的应用波长范围得到了拓展，2007年实现了 2· 33μπι InP基InAS/InQ.53Gaa47AS量子讲激光器。InP基InAs/InQ.53GaQ.47As量子阱的外延生长存在两个问题l、InAs量子阱与InP 衬底之间存在巨大的晶格失配(3. 2% )，InAs量子阱材料在受到较大压应变的情况下会产生缺陷，影响材料质量；2、根据量子限制效应的规律，延长InAs量子阱的发光波长需要增加InAs层的厚度，但这样会引起材料应变的加剧从而产生更多的缺陷，导致材料质量的下降。因此，在进行长波长InP基InAS/Ina53Gaa47AS量子阱的外延生长时，需对材料的结构进行优化设计，对材料的外延过程进行优化控制，在拓长发光波长的同时尽可能减缓InAs量子阱受到的压应变，减少材料缺陷的产生。为此，2010年有研究小组采用包含赝衬底的InP基InAs量子阱材料结构，用以逐渐增加表层衬底材料的晶格常数，降低衬底与InAs量子阱层的失配度，实现了 2.90μπι发光波长的半导体材料。但是赝衬底结构需要外延较大厚度(>3μπι)晶格常数渐变的赝衬底材料，在一定程度上增加了器件的串联电阻和制作成本。
技术实现思路
(一 )要解决的技术问题为解决上述的一个或多个问题，本专利技术提供了一种。( 二 )技术方案根据本专利技术的一个方面，提供了一种。该方法包括在InP衬底上生长InP缓冲层；在InP缓冲层上生长两侧均包含IrvxGaxAs应力渐变势垒层的InAs量子阱结构；以及在InAs量子阱结构上生长InP盖层。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果(I)通过在InAs量子阱两侧引入晶格常数渐变的IrvxGaxAs应力渐变势垒层来减缓InAs量子阱所受到的压应变，减少材料中因应变累积释放而产生的缺陷浓度，改善了InAs量子阱材料的晶体质量；(2)由于InAs量子阱所受应变的减小会引起其禁带宽度的减小，因此可以有效拓展InAs量子阱的发光波长。附图说明图IA为根据本专利技术实施例生长InP基InAs量子阱方法的流程图；图IB为按照图I所示的方法制备的InP基InAs量子阱的结构示意图；图2为采用传统方法制备和采用图I所示方法制备的InP基InAs量子阱材料室温光致荧光谱的对比。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属
中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本专利技术。本专利技术通过在InAs量子阱两侧均引入晶格常数渐变的IrvxGaxAs应力渐变势垒层来减缓InAs量子阱所受到的压应变，改善材料的晶体质量并拓长材料的发光波长。在本专利技术的一个示例性实施例中，提供了一种。图IA为根据本专利技术实施例生长InP基InAs量子阱方法的流程图。图IB为按照图I所示的方法制备的InP基InAs量子阱的结构示意图。请参照图IA和图1B，本实施例包括 步骤A :选择N型的InP衬底I ;本步骤中，InP衬底的掺杂类型也可以为P型或半绝缘型，其制备的步骤与本实施例相同。步骤B :采用金属有机化合物气相沉积法(MOCVD)在645°C的生长温度下，在InP衬底I上生长400nm的InP缓冲层2 ；本步骤中，生长InP缓冲层的方法除了 MOCVD方法外，还可以采用分子束外延(MBE)或化学束外延(CBE)等方法。此外，本领域技术人员可以根据需要合理设置InP缓冲层2的生长温度和厚度，一般情况下，InP缓冲层2的生长温度介于500°C至700°C之间，其厚度介于IOOnm至600nm之间。步骤C :在InP缓冲层2上生长包含IrvxGaxAs应力渐变势垒层的双周期量子阱结构3 ；本步骤中，生长量子阱结构的方法除了 MOCVD方法外，还可以采用分子束外延(MBE)或化学束外延(CBE)等方法。如图IB所示，每个周期的量子阱结构包括依次生长的In。. 53Ga0.47As层30， IiVxGaxAs应力渐变势垒层31，InAs量子阱层32，IrvxGaxAs应力渐变势垒层33，和 Ina53Gaa47As层34。据此,本步骤又包括子步骤Cl，在470°C下，在InP缓冲层2上生长Ina53Gaa47As层30，其厚度为3nm ；众所周知，Ina53Gaa47As层30和34的晶格常数与InP衬底的晶格常数相匹配。其中所述的Ina53Gaa47As层的厚度不超过lOOnm，生长温度为450°C至650°C。子步骤C2，在470°C下，生长IrvxGaxAs应力渐变势垒层31，其中，通过改变Ga源的摩尔流量，将IrvxGaxAs应力渐变势垒层31中Ga组分系数x由O. 47逐渐降低到O. 38， 该IrvxGaxAs应力渐变势垒层31厚度为17nm ；其中，该IrvxGaxAs应力渐变势垒层的厚度不超过lOOnm，其Ga的组分逐渐减小， 变化范围为O. 47 > X > O. 1，生长温度为450°C至650°C。子步骤C3，在470°C下，生长InAs量子阱层32的厚度为4nm ；其中，该InAs量子阱层的厚度不超过15nm，生长温度为450°C至550°C。 子步骤C4，在470°C下，生长IrvxGaxAs应力渐变势垒层33，其厚度为17nm，其中， 通过改变Ga源的摩尔流量，将IrvxGaxAs应力渐变势垒层33中Ga组分系数x由O. 38逐渐升闻到O. 47 ；其中，该IrvxGaxAs应力渐变势垒层的厚度不超过lOOnm，其Ga的组分逐渐减小， 变化范围为O. 47 > X > O. 1，生长温度为450°C至650°C。子步骤C5，在470°C下，生长Ina53Gaa47As层34，其厚度为3nm ；众所周知，Ina53Gaa47As层30和34的晶格常数与InP衬底的晶格常数相匹配。其中所述的Ina53Gaa47As层的厚度不超过lOOnm，生长温度为450°C至650°C。重复执行子步骤C1-C5 —次，形成双周期的量子阱结构。当然，如果要形成多周期的量子阱结构，重复执行子步骤C1-C5即可，此处不再重复描述。 本步骤中，通过上下两个IrvxGaxAs应力渐变势垒层，可以有效减缓InAs量子阱所受到的压应变，减少由应变引起本文档来自技高网...

【技术保护点】
一种生长InP基InAs量子阱的方法，其特征在于，包括：在InP衬底上生长InP缓冲层；在所述InP缓冲层上生长两侧均包含In1?xGaxAs应力渐变势垒层的InAs量子阱结构；以及在所述InAs量子阱结构上生长InP盖层。

【技术特征摘要】

【专利技术属性】
技术研发人员：季海铭，罗帅，杨涛，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：