无掩模光刻的剥离方法技术

本发明专利技术公开一种无掩模光刻的剥离方法。本发明专利技术涉及实施无掩模光刻工艺的方法。该方法包括接收用于集成电路(IC)器件的计算机布局文件。布局文件包括多个IC部分。该方法包括将计算机布局文件分为多个子文件。该方法包括使用多个计算机处理器同时分离多个子文件，从而生成多个分离的子文件。该方法包括将多个分离的子文件传送到无掩模光刻系统。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域。
技术介绍
半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多个IC时代，其中，每个时代都具有比先前时代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于将被实现的进步，需要IC处理和制造中的类似开发。在集成电路演进过程中，功能密度(即，每芯片面积中互连器件的数量)通常都在增加，同时几何尺寸(即，可使用制造处理创建的最小组件(或线))减小。为了实现用于半导体器件的更大功能密度和缩小的几何尺寸，已经提出和实施各种先进的光刻技术。无掩模光刻在这些先进的光刻工艺中，该无掩模光刻不需要光掩模实 施光刻工艺。例如，在电子束光刻工艺中，电子束以图案化方式发射到抗蚀材料上，从而该抗蚀材料曝光并将该抗蚀材料显影为图案化抗蚀掩模。然后，可以将图案化的抗蚀掩模用于图案化下部衬底的各层。无掩模光刻提供了诸如提高光刻分辨率和图案化精度的优点。然而，现有的无掩模光刻工艺还具有诸如较长的处理时间和较低的产量的缺点。因此，虽然现有的无掩模光刻工艺通常已经足以实现预期目的，但是不能在所有方面完全满足。
技术实现思路
根据本专利技术的一方面，提供一种制造半导体器件的方法，包括提供布局平面图；将所述布局平面图分割为多部分；对于所述布局平面图的所述多部分中的每个实施剥离工艺，从而生成所述布局平面图的多个剥离部分；以及将所述布局平面图的所述剥离部分发送给无掩模光刻装置。优选地，执行所述剥离工艺，使得使用多个数据处理器中的不同数据处理器实施用于所述布局平面图的每部分的所述剥离工艺，所述多个数据处理器同时操作以执行所述剥离工艺。优选地，该方法进一步包括在所述分割以前对所述布局平面图实施近似校正工艺。优选地，根据预置标准集合实施所述分割，从而优化所述分割。优选地，所述布局平面图包括多个集成电路(IC)部分，并且进一步包括在所述分割以前，将所述布局平面图的所述IC部分合并为单个文件，其中，对于所述单个文件实施所述分割。优选地，所述布局平面图包括多个集成电路(IC)部分，并且其中，以所述布局平面图中的所述多部分均对应于所述IC部分中的相应一个的方式实施所述分割。优选地，以至少将所述IC部分的子集进一步分割为所述布局平面图的两个或多部分的方式实施所述分割。优选地，该方法进一步包括将所述布局平面图中的所述多个分离部分合并为单个合并文件，其中，所述发送包括将所述单个合并文件发送至所述无掩模光刻装置。优选地，所述无掩模光刻装置包括电子束光刻机。优选地，该方法进一步包括基于所述布局平面图的所述剥离部分对衬底实施无掩模光刻工艺。根据本专利技术的另一方面，提供一种实施无掩模光刻工艺的方法，包括接收用于集成电路(IC)器件的计算机布局文件，所述布局文件包括多个IC部分；将所述计算机布局文件分为多个子文件，其中，每个子文件包括多层；使用多个计算机处理器同时剥离所述多个子文件，从而生成多个剥离的子文件；以及将所述多个剥离的子文件传输至无掩模光刻系统。优选地，以通过所述计算机处理器中的不同计算机处理器剥离所述子文件中的每个的方式实施所述剥离。·优选地，该方法进一步包括在所述分为多个子文件以前对所述计算机布局文件实施近似校正工艺；以及在所述传输以后，使用所述无掩模光刻系统实施无掩模光刻工艺。优选地,所述无掩模光刻系统包括一个或多个电子束光刻机。优选地，其中，以将所述IC部分中的每个分为一个或多个所述子文件的方式实施将所述计算机布局文件分为多个子文件。优选地，将所述计算机布局文件分为多个子文件包括响应于一列因素分所述计算机布局文件，所述一列因素选自由所述计算机布局文件的图案密度分布和所述IC部分中的每个的相应尺寸所组成的组。根据本专利技术的再一方面，提供一种包括非临时的、实际计算机可读存储介质的装置，所述计算机可读存储介质存储计算机程序，其中，所述计算机程序包括指令，当执行指令时，实施以下步骤提供集成电路(IC)布局文件，所述IC布局文件包括多个IC模块；将所述IC布局文件划分为多个分割文件；对于所述分割文件同时实施多个剥离工艺，其中，每个分割文件经受剥离工艺，通过多个计算机处理器中的不同计算机处理器实施所述剥离工艺；以及将实施的分离文件发送至无掩模光刻系统。优选地，所述计算机程序包括指令，当执行所述指令时，进一步实施以下步骤对于所述IC布局文件实施近似校正工艺；以及对于所述IC布局文件和所述多个分割文件之一实施合并工艺。优选地,所述无掩模光刻系统包括一个或多个电子束光刻机。优选地，以所述IC模块中的每个对应于一个或多个分割文件的方式实施所述划分，并且其中，根据预置优化标准的集合实施所述划分。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的多方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图I为示出根据本专利技术的一个实施例制造半导体器件的方法的流程图。图2至图5示出了根据图I的实施例在各个处理阶段的集成电路(IC)布局的平面图。图6为示出了根据本专利技术的可选实施例制造半导体器件的方法的流程图。图7示出了根据图6的实施例在处理阶段的IC布局的平面图。图8为示出根据本专利技术的又一个实施例制造半导体器件的方法的流程图。图9至图10示出了根据图8的实施例在处理的各个制造阶段的IC布局的平面图。·图11和图12为根据本专利技术的各个方面的无掩模光刻系统的简化结构图。图13为经受无掩模光刻工艺的衬底的简化的俯视图。图14为示出根据本专利技术的各个方面实施无掩模光刻工艺的方法的流程图。具体实施例方式据了解为了实施各个实施例的不同部件，以下专利技术提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本专利技术。当然这些仅仅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成在第一和第二部件之间的实施例，使得第一和第二部件不直接接触。另外，本专利技术可在各个示例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。当半导体制造技术不断发展时，已经利用无掩模光刻工艺来达到提高功能密度和减小器件尺寸。无掩模光刻的一种形式为电子束光刻。在电子束光刻中，电子束装置以图案化方式发射电子束，该电子束越过覆盖有抗蚀膜的衬底的表面。可以将该工艺称作曝光工艺。该电子束装置还选择地去除抗蚀膜的曝光区域或未曝光区域。可以将该工艺称作显影工艺。抗蚀膜的显影导致图案化抗蚀膜，将该图案化的抗蚀膜用作图案化掩模，从而在随后的制造工艺中将图案化其下的衬底。无掩模光刻工艺克服了光的衍射极限，该光衍射极限是传统光刻工艺的瓶颈。因此，与传统的光刻工艺相比较，无掩模光刻可以提供诸如提高分辨率和提高精度的优点。然而，无掩模光刻工艺可以具有某些缺点，例如，较长的处理时间和较低的产量。这些缺点在主流的大量半导体制造中阻碍采用无掩模光刻。本专利技术提供了各种方法和技术，从而改善了无掩模光刻速度，以下结合图I至图10讨论了各种方法和技术。根据本专利技术的实施例，在图I中作为流程图示出无掩模制造方法100。方法100包括框110至170，以下更详细地讨论了这本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：提供布局平面图；将所述布局平面图分割为多部分；对于所述布局平面图的所述多部分中的每个实施剥离工艺，从而生成所述布局平面图的多个剥离部分；以及将所述布局平面图的所述剥离部分发送给无掩模光刻装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王宏钧，林子钦，郑年富，陈政宏，黄文俊，刘如淦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：