制造碳化硅半导体器件的方法技术

通过掩膜层（31）中的开口（OP）将第一导电类型的杂质注入到碳化硅衬底（90）上。分别形成由第一和第二材料制成的第一和第二膜（32，33）。在各向异性蚀刻过程中感测对第一材料执行的蚀刻，且随后停止各向异性蚀刻。通过由第一和第二膜（32，33）而变窄的开口（OP）将第二导电类型的杂质注入到碳化硅衬底（90）上。因此，可以以精确地自对准方式形成杂质区。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
在制造半导体器件时，执行在半导体衬底中选择性形成杂质区的步骤。例如，在制造η沟道型MOSFET (金属氧化物半导体场效应晶体管)时，为了获得ηρη结构，通常执行在η型半导体衬底中部分形成P型杂质区并且进一步在该P型杂质区中部分形成η型杂质区的步骤。即，形成在扩展方面彼此不同的杂质区。应以自对准方式形成两种杂质区，以便抑制MOSFET的特性变化，特别是沟道长度的变化。在采用硅衬底用作半导体衬底的情况下，已经广泛使用通过调整借助热处理的杂质扩散进行程度来调整杂质区的扩展的双扩散技术。·但是，在采用碳化硅衬底用作半导体衬底的情况下，杂质的扩散系数小并且已经注入离子的区域实质上因为其经过热处理而变成杂质区。因此，难于采用双扩散技术。因此，为了获取以自对准方式形成的杂质区，应调整用于离子注入的掩膜的开口尺寸。例如，根据日本专利特开No. 2000-22137CPTL I )，采用多晶硅膜或通过氧化该多晶硅膜而形成的氧化物膜用作掩膜，并且通过利用由于氧化或氧化物膜的移除而造成的掩膜边缘的移动来形成不同杂质区。引证文献列表专利文献PTL I :日本专利特开 No.本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山田俊介，增田健良，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：