超高密度垂直与非记忆器件及其制造方法技术

披露了一种单片三维NAND串以及制造方法。所述串的通道（1）可以是垂直的或V形。该通道的芯填充有绝缘体。控制栅极（3）相对于中介电介质层凹入。电荷存储区域（9）以及阻挡块（7）形成于该凹入部中。屏蔽翼（12）可在控制栅极之后形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及半导体器件的领域，且具体而言，涉及三维垂直与非(NAND)串及其他三维器件及其制造方法。
技术介绍
T. Endoh等人的标题为“ Novel Ultra High Density Memory With AStacked-SurroundingGate Transistor (S-SGT) Structured Cell, IEDM Proc. (2001) 33-36” 的论文中披露了三维垂直NAND串。然而，该NAND串仅提供每单元一个位。此外，通过相对困难且耗费时间 的工艺来形成NAND串的作用区，所述工艺涉及重复形成侧壁间隔件以及蚀刻基板的一部分，这导致了大体圆锥形作用区形状。
技术实现思路
根据本专利技术的一个实施例，一种制造单片三维NAND串的方法，其包括在基板上形成第一材料和第二材料的交替层的堆叠，其中第一材料包括导电或半导体控制栅极材料，以及其中第二材料包括绝缘材料；蚀刻所述堆叠以在所述堆叠中形成至少一个开口 ；选择性地蚀刻第一材料以在第一材料中形成第一凹入部；在第一凹入部中形成阻挡电介质；在第一凹入部中所述阻挡电介质上方形成彼此分离的多个离散电荷本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J奥斯梅尔，V普拉亚斯，H简，G玛塔米斯，李耀升，J凯，张渊，G撒玛奇萨，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：
国别省市：